JPH0148984B2 - - Google Patents
Info
- Publication number
- JPH0148984B2 JPH0148984B2 JP58053701A JP5370183A JPH0148984B2 JP H0148984 B2 JPH0148984 B2 JP H0148984B2 JP 58053701 A JP58053701 A JP 58053701A JP 5370183 A JP5370183 A JP 5370183A JP H0148984 B2 JPH0148984 B2 JP H0148984B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- setting device
- clock
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、例えば時間帯別電力量や最大需要電
力等の計量を行なう電子式電力量計に係り、特に
時計機能を有し設定時間によつて計量表示を切替
えて電力又は電力量を表示する時間帯切替方式を
採用した電子式電力量計の改良に関する。
力等の計量を行なう電子式電力量計に係り、特に
時計機能を有し設定時間によつて計量表示を切替
えて電力又は電力量を表示する時間帯切替方式を
採用した電子式電力量計の改良に関する。
従来のこの種の電力量計は、第１図に示すよう
に電力、電力量を計量する計量部１と、現在の時
間信号を出力する時計回路２と、切替時刻、時間
帯および特定日等を設定するための設定部３と、
この設定部３からの設定値を記憶保持するメモリ
回路４と、設定日時分の時間信号によつて計量値
の表示先を切り替えたり、設定値をメモリ回路４
に書き込み、読み出す等の処理を行なうCPU５
と、時間帯別計量値、最大需要電力等を表示する
表示部６Ａ〜６Ｎとから構成されている。
に電力、電力量を計量する計量部１と、現在の時
間信号を出力する時計回路２と、切替時刻、時間
帯および特定日等を設定するための設定部３と、
この設定部３からの設定値を記憶保持するメモリ
回路４と、設定日時分の時間信号によつて計量値
の表示先を切り替えたり、設定値をメモリ回路４
に書き込み、読み出す等の処理を行なうCPU５
と、時間帯別計量値、最大需要電力等を表示する
表示部６Ａ〜６Ｎとから構成されている。
ところで、このような構成の電子式電力量計を
用いた計量装置は、計量装置ごとに時間帯切替時
刻や祝祭日、特定日等を設定しなければならない
ので、計量装置ごとにその内部にキーボートスイ
ツチを設けているとともに、設定後は外部から開
放して設定値を容易に変更できないようにするた
めにキーボード部を封印している。このため、キ
ーボードスイツチを用いる場合には汎用性はある
が、同一品種を大量に生産する場合や計量装置の
小型化を計る上では問題があり、コスコアツプに
もつながる。更に製造時に設定日時の動作テスト
をいかにして行うかという問題をも含んでいる。
用いた計量装置は、計量装置ごとに時間帯切替時
刻や祝祭日、特定日等を設定しなければならない
ので、計量装置ごとにその内部にキーボートスイ
ツチを設けているとともに、設定後は外部から開
放して設定値を容易に変更できないようにするた
めにキーボード部を封印している。このため、キ
ーボードスイツチを用いる場合には汎用性はある
が、同一品種を大量に生産する場合や計量装置の
小型化を計る上では問題があり、コスコアツプに
もつながる。更に製造時に設定日時の動作テスト
をいかにして行うかという問題をも含んでいる。
本発明は上記実情にかんがみてなされたもの
で、従来のキーボードスイツチによる設定方式の
欠点をなくし、外部から容易にデータを設定変更
できる電子式電力量計を提供することにある。
で、従来のキーボードスイツチによる設定方式の
欠点をなくし、外部から容易にデータを設定変更
できる電子式電力量計を提供することにある。
本発明は時間その他のデータの書替え可能な専
用メモリ回路および機器より分離可能な外部設定
器からのデータを時計回路および前記専用メモリ
回路に書込み可能にしたインターフエース回路と
を備え、外部からデータを容易に設定変更できる
ようにした電子式電力量計である。
用メモリ回路および機器より分離可能な外部設定
器からのデータを時計回路および前記専用メモリ
回路に書込み可能にしたインターフエース回路と
を備え、外部からデータを容易に設定変更できる
ようにした電子式電力量計である。
第２図は本発明の一実施例を示すブロツク図で
ある。なお、同図において第１図と同一部分には
同一符号を付してその部分の詳しい説明を省略す
る。特に、本発明の電力量計は、設定値を一時記
憶したり、CPU５を制御するためのプログラム
を格納するメモリ回路１１と、予め切替時間、時
間帯および祝祭日等を書込んでおく不揮発性のプ
ログラマブルリード・オンリ・メモリ（以下、
PROMと指称する）１２と、インターフエース
回路１３とを備え、電力量計２０より分離可能な
外部設定器２１から入力される現在時刻その他の
設定データをインターフエース回路１３を介して
CPU５へ導入するようになつている。１４は
PROM１２の内容を転記するRAMである。なお
CPU５は、外部設定器２０から入力される時刻
その他の設定データをメモリ回路１１へ書き込ん
だり、時計回路２の現在時間信号およびメモリ回
路１１、PROM１２のデータに基づいて計量部
１の計量値の表示先を切替えたりする機能をもつ
ている。勿論、メモリ回路１１のプログラムに従
つて必要な処理を行うことは言うまでもない。
ある。なお、同図において第１図と同一部分には
同一符号を付してその部分の詳しい説明を省略す
る。特に、本発明の電力量計は、設定値を一時記
憶したり、CPU５を制御するためのプログラム
を格納するメモリ回路１１と、予め切替時間、時
間帯および祝祭日等を書込んでおく不揮発性のプ
ログラマブルリード・オンリ・メモリ（以下、
PROMと指称する）１２と、インターフエース
回路１３とを備え、電力量計２０より分離可能な
外部設定器２１から入力される現在時刻その他の
設定データをインターフエース回路１３を介して
CPU５へ導入するようになつている。１４は
PROM１２の内容を転記するRAMである。なお
CPU５は、外部設定器２０から入力される時刻
その他の設定データをメモリ回路１１へ書き込ん
だり、時計回路２の現在時間信号およびメモリ回
路１１、PROM１２のデータに基づいて計量部
１の計量値の表示先を切替えたりする機能をもつ
ている。勿論、メモリ回路１１のプログラムに従
つて必要な処理を行うことは言うまでもない。
次に、第３図はインターフエース回路１３の一
具体例である。このインターフエース回路１３
は、シリアルデータの入出力を切替える第１のス
イツチ回路Ｓ１と、データ入出力端子１３１から
第１のスイツチ回路Ｓ１を介して入力されるシリ
アルデータをパラレルデータに変換してデータバ
ス（アドレスバスを含む）１３２に送出するＳ−
Ｐコンバータ１３３と、逆にデータバス１３２上
のパラレルデータをシリアルデータに変換するＰ
−Ｓコンバータ１３４と、両コンバータ１３３，
１３４にシフトクロツクを供給するクロツク発生
回路１３５と、クロツク信号の入出力を切替える
第２のスイツチ回路Ｓ２と、データ送信中を外部
設定器２１側からインターフエース回路等に知ら
せる第１のステータス端子１３６およびデータ受
信中を外部設定器２１等に知らせる第２のステー
タス端子１３７とで構成されている。１３８はク
ロツク入出力端子である。
具体例である。このインターフエース回路１３
は、シリアルデータの入出力を切替える第１のス
イツチ回路Ｓ１と、データ入出力端子１３１から
第１のスイツチ回路Ｓ１を介して入力されるシリ
アルデータをパラレルデータに変換してデータバ
ス（アドレスバスを含む）１３２に送出するＳ−
Ｐコンバータ１３３と、逆にデータバス１３２上
のパラレルデータをシリアルデータに変換するＰ
−Ｓコンバータ１３４と、両コンバータ１３３，
１３４にシフトクロツクを供給するクロツク発生
回路１３５と、クロツク信号の入出力を切替える
第２のスイツチ回路Ｓ２と、データ送信中を外部
設定器２１側からインターフエース回路等に知ら
せる第１のステータス端子１３６およびデータ受
信中を外部設定器２１等に知らせる第２のステー
タス端子１３７とで構成されている。１３８はク
ロツク入出力端子である。
次に、第４図は、PROM１２およびCPU５の
周辺部の一部を示す図である。PROM１２はデ
ータおよびデータバス１３２を通してCPU５に
接続される。またRAM１４（ランダムアクセス
メモリ）も同様にCPU５に接続されている。更
にRAM１４およびPROM１２はCPU５からセレ
クト信号SSおよび書込みおよび読出しコントロ
ール信号RWによつて書込み、読出し制御される
ようになつている。
周辺部の一部を示す図である。PROM１２はデ
ータおよびデータバス１３２を通してCPU５に
接続される。またRAM１４（ランダムアクセス
メモリ）も同様にCPU５に接続されている。更
にRAM１４およびPROM１２はCPU５からセレ
クト信号SSおよび書込みおよび読出しコントロ
ール信号RWによつて書込み、読出し制御される
ようになつている。
次に、以上のように構成された電子式電力量計
の動作を説明する。PROM１２に予め例えば切
替時刻、時間帯、祝祭日等のデータを設定する。
このデータの設定にあたつては最も汎用性のある
ものを用いる。そして、これらのデータは電源の
投入によつてPROM１２からRAM１４に転送さ
れるようになつている。
の動作を説明する。PROM１２に予め例えば切
替時刻、時間帯、祝祭日等のデータを設定する。
このデータの設定にあたつては最も汎用性のある
ものを用いる。そして、これらのデータは電源の
投入によつてPROM１２からRAM１４に転送さ
れるようになつている。
ここで、通常処理においては、CPU５はRAM
１４の設定データを受けて時計回路２の現在時間
信号を見ながら表示先を切替えて計量部１の出力
を所望の表示部６Ａ又は６Ｂ…６Ｎに供給し、時
間帯別電力量や最大需要電力を表示する。
１４の設定データを受けて時計回路２の現在時間
信号を見ながら表示先を切替えて計量部１の出力
を所望の表示部６Ａ又は６Ｂ…６Ｎに供給し、時
間帯別電力量や最大需要電力を表示する。
次に、時計回路２の現在時間信号を修正する例
について述べる。この場合外部設定器２１又は
CPU５からの要求で行う。以下、CPU５からの
要求について述べると、CPU５のコントロール
回路（図示せず）より第１のスイツチ回路Ｓ１，
Ｓ２を接点ａ側に閉成するとともに、またインタ
ーフエース回路１３を介して外部設定器２１へ時
間修正のための要求信号を出力する。外部設定器
２１は要求信号を受けると、データ送信中である
信号を第１のステータス端子１３６を介してクロ
ツク発生回路１３５およびCPUへ送る。そうす
ると、これらの回路１３５およびCPU５は受信
モードとなる。この状態において外部設定器２１
から現在時間信号をシリアルデータとして送出す
ると、このデータはデータ入出力端子１３１、第
１のスイツチ回路Ｓ１の接点ａを介してＳ−Ｐコ
ンバータ１３３に入力される。このとき、Ｓ−Ｐ
コンバータ１３３はクロツク発生回路１３５から
出力するシフトクロツクを受けてシリアルデータ
をパラレルデータに変換してバス１３２へ送出す
る。このバス１３２上のパラレルデータはCPU
５で読込んで時計回路２に書込むことにより、現
在時間信号の修正を行う。
について述べる。この場合外部設定器２１又は
CPU５からの要求で行う。以下、CPU５からの
要求について述べると、CPU５のコントロール
回路（図示せず）より第１のスイツチ回路Ｓ１，
Ｓ２を接点ａ側に閉成するとともに、またインタ
ーフエース回路１３を介して外部設定器２１へ時
間修正のための要求信号を出力する。外部設定器
２１は要求信号を受けると、データ送信中である
信号を第１のステータス端子１３６を介してクロ
ツク発生回路１３５およびCPUへ送る。そうす
ると、これらの回路１３５およびCPU５は受信
モードとなる。この状態において外部設定器２１
から現在時間信号をシリアルデータとして送出す
ると、このデータはデータ入出力端子１３１、第
１のスイツチ回路Ｓ１の接点ａを介してＳ−Ｐコ
ンバータ１３３に入力される。このとき、Ｓ−Ｐ
コンバータ１３３はクロツク発生回路１３５から
出力するシフトクロツクを受けてシリアルデータ
をパラレルデータに変換してバス１３２へ送出す
る。このバス１３２上のパラレルデータはCPU
５で読込んで時計回路２に書込むことにより、現
在時間信号の修正を行う。
次に、時間その他のデータを設定する場合に
は、CPU５から、又は外部設定器２１から送信
中データを第１のステータス端子１３６に与えて
受信モードとすると、CPU５は前述同様に第１、
第２のスイツチ回路Ｓ１，Ｓ２を接点ａ側に閉成
する。この状態において外部設定器２１から設定
変更用のデータをシリアルデータとして送ると、
Ｓ−Ｐコンバータ３３はクロツク発生回路１３５
のシフトクロツクに基づいてシリアルデータをパ
ラレルデータに変換してバス１３２に送出する。
このバス１３２上のデータはCPU５で読取つて
メモリ回路１１に書込む。なお、外部設定器２１
から出力したデータを確認するときは、CPU５
は第２のステータス端子１３７ラインにより外部
設定器２１とクロツク発生回路１３５を送信モー
ドするとともに、第１および第２のスイツチ回路
Ｓ１，Ｓ２を接点ｂ側に閉成し、バス１３２へパ
ラレルデータとして出力する。このパラレルデー
タはＰ−Ｓコンバータ１３４でシリアルデータに
変換されシフトクロツクに従つて出力される。従
つて、このシリアルデータ入出力端子１３１を経
て外部設定器２１で確認される。
は、CPU５から、又は外部設定器２１から送信
中データを第１のステータス端子１３６に与えて
受信モードとすると、CPU５は前述同様に第１、
第２のスイツチ回路Ｓ１，Ｓ２を接点ａ側に閉成
する。この状態において外部設定器２１から設定
変更用のデータをシリアルデータとして送ると、
Ｓ−Ｐコンバータ３３はクロツク発生回路１３５
のシフトクロツクに基づいてシリアルデータをパ
ラレルデータに変換してバス１３２に送出する。
このバス１３２上のデータはCPU５で読取つて
メモリ回路１１に書込む。なお、外部設定器２１
から出力したデータを確認するときは、CPU５
は第２のステータス端子１３７ラインにより外部
設定器２１とクロツク発生回路１３５を送信モー
ドするとともに、第１および第２のスイツチ回路
Ｓ１，Ｓ２を接点ｂ側に閉成し、バス１３２へパ
ラレルデータとして出力する。このパラレルデー
タはＰ−Ｓコンバータ１３４でシリアルデータに
変換されシフトクロツクに従つて出力される。従
つて、このシリアルデータ入出力端子１３１を経
て外部設定器２１で確認される。
以上詳記したように本発明によれば、設定時間
の短縮化が計れるばかりでなく、同一品種のもの
を多量に製造する場合でもデータの設定およびそ
の設定変更が容易である。さらに、設定データの
確認が可能な構成であるため誤操作が少なくな
り、例えば時間帯切替りのテストも容易に行える
電子式電力量計を提供できる。
の短縮化が計れるばかりでなく、同一品種のもの
を多量に製造する場合でもデータの設定およびそ
の設定変更が容易である。さらに、設定データの
確認が可能な構成であるため誤操作が少なくな
り、例えば時間帯切替りのテストも容易に行える
電子式電力量計を提供できる。
第１図は従来の電力量計を示すブロツク図、第
２図は本発明に係る電子式電力量計の一実施例を
示すブロツク図、第３図は第２図のインターフエ
ース回路の一構成例を示す図、第４図はCPUと
PROMの周辺部の一部を示す図である。 １……計量部、２……時計回路、５……CPU、
６Ａ〜６Ｎ……表示部、１１……メモリ回路、１
２……PROM、１３……インターフエース回路、
１４……RAM、２０……電力量計、２１……外
部設定器、１３３……SPコンバータ、１３４…
…Ｐ−Ｓコンバータ、１３５……クロツク発生回
路。
２図は本発明に係る電子式電力量計の一実施例を
示すブロツク図、第３図は第２図のインターフエ
ース回路の一構成例を示す図、第４図はCPUと
PROMの周辺部の一部を示す図である。 １……計量部、２……時計回路、５……CPU、
６Ａ〜６Ｎ……表示部、１１……メモリ回路、１
２……PROM、１３……インターフエース回路、
１４……RAM、２０……電力量計、２１……外
部設定器、１３３……SPコンバータ、１３４…
…Ｐ−Ｓコンバータ、１３５……クロツク発生回
路。
Claims (1)
- １ 設定時間に基づいて電力又は電力量を所望の
表示部に表示する電子式電力量計において、現在
時間信号を発生する時計回路と、電力又は電力量
を計量する計量部と、時間その他の設定データお
よび制御プログラムを記憶する第１のメモリ回路
と、予め定められたデータを記憶する第２のメモ
リ回路と、前記第１のメモリ回路の制御プログラ
ムに従つて前記第１および第２のメモリ回路から
出力するデータと前記時計回路の現在時間信号と
に応じて表示先を切替えて前記計量部の信号を所
望の表示部に送出するCPUと、分離可能な外部
設定器と接続されるデータ入出力端子が接続され
前記外部設定器との間でのシリアルデータの入出
力を前記CPUのコントロールにより切替える第
１のスイツチ回路、この第１のスイツチ回路を介
して入力されるシリアルデータをパラレルデータ
に変換して前記CPUと接続されたデータバスに
送出するＳ−Ｐコンバータ、前記データバス上の
パラレルデータをシリアルデータに変換して前記
第１のスイツチ回路へ送出するＰ−Ｓコンバー
タ、これらコンバータにシフトクロツクを供給す
るクロツク発生回路、クロツク信号の入出力を切
替える第２のスイツチ回路、前記外部設定器と接
続されこの外部設定器からのデータ送信中を前記
CPUに知らせる第１のステータス端子及び前記
外部設定器と接続されデータ受信中を前記CPU
から前記外部設定器へ知らせる第２のステータス
端子から構成されるインターフエース回路とを具
備し、前記外部設定器から入力される設定データ
を前記CPUを介して前記第１のメモリ回路およ
び前記時計回路に書込み可能とすることを特徴と
する電子式電力量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053701A JPS59180368A (ja) | 1983-03-31 | 1983-03-31 | 電子式電力量計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053701A JPS59180368A (ja) | 1983-03-31 | 1983-03-31 | 電子式電力量計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59180368A JPS59180368A (ja) | 1984-10-13 |
| JPH0148984B2 true JPH0148984B2 (ja) | 1989-10-23 |
Family
ID=12950121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58053701A Granted JPS59180368A (ja) | 1983-03-31 | 1983-03-31 | 電子式電力量計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59180368A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0633079U (ja) * | 1992-10-05 | 1994-04-28 | 大崎電気工業株式会社 | 発信装置付電力量計 |
-
1983
- 1983-03-31 JP JP58053701A patent/JPS59180368A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59180368A (ja) | 1984-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0377455A2 (en) | Test mode switching system for LSI | |
| US4692874A (en) | Electronic watt-hour meter | |
| EP0729088A2 (en) | Single chip microcomputer having a plurality of timer counters | |
| JPH0148984B2 (ja) | ||
| JPH0944467A (ja) | マイクロコンピュータ | |
| JPH053524B2 (ja) | ||
| JPS6078358A (ja) | 電子式電力量計 | |
| JPS61785A (ja) | 時刻管理方法 | |
| US10692451B2 (en) | Liquid crystal control circuit, electronic timepiece, and liquid crystal control method | |
| JPH03200085A (ja) | デジタル計測器自動校正システム | |
| JP2527810B2 (ja) | シミュレ―ション装置 | |
| KR900000983B1 (ko) | 전자식 전력량계 | |
| JPH0450616B2 (ja) | ||
| KR100198230B1 (ko) | 다기능 전력수급용 복합계기의 데이타 세팅 및 표시방법 | |
| JPH10197584A (ja) | 伝送遅延設定装置 | |
| KR960006203Y1 (ko) | 집적소자테스터의 측정신호 발생회로 | |
| JP2794440B2 (ja) | Ｐｗｍ制御装置 | |
| JPS5839339B2 (ja) | 計算機プログラム正常動作表示装置 | |
| JPS6275212A (ja) | 料金演算装置 | |
| JPS61182518A (ja) | 計測計量計 | |
| JPS58205885A (ja) | 電子時計用集積回路 | |
| JPS62145593A (ja) | 半導体記憶装置 | |
| JPS642972B2 (ja) | ||
| JPH04318470A (ja) | 配電機器監視制御システム | |
| JPH02183486A (ja) | Ｒａｍ制御回路 |