JPH0150939B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 プロセツサからアクセス可能な周辺装置を有す
る計算機システムにおいては、通常上記プロセツ
サからのシステムリセツト信号（電源投入、操作
卓のキー操作等による）によつて、システム全体
をクリアするインターフエース線と、該周辺装置
側からプロセツサに対して割り込みを行う為のイ
ンタフエース線があることに着目し、該周辺装置
側に、上記システムリセツト信号によつてセツト
されるフラグビツトと、該信号によつて起動され
る割り込み発生回路とを設けることにより、プロ
セツサ側では、上記割り込み発生回路からの割り
込み信号によつて起動された割り込み処理で、上
記フラグビツトをアクセスして、当該周辺装置の
接続を認識できるようにしたものである。

〔産業上の利用分野〕

本発明は、プロセツサからアクセス可能な周辺
装置を有する計算機システムにおいて、該周辺装
置がプロセツサに接続されているかどうかを確認
する為の装置接続確認方式に関する。

例えば、マイクロプロセツサシステム等の計算
機システムにおいては、最近の計算機システムの
高性能化、高機能化に伴い、周辺のハードウエア
とプロセツサとのインタフエース信号が増加する
動向にある。

具体例を挙げると、データバスの並列伝送化、
制御信号線、或いは割り込み信号線の個別伝送化
等によるインタフエース線の増加がある。

このようなプロセツサと周辺装置とのインタフ
エース線の増加は、該伝送路の線長等を考えると
雑音対策や、コスト面でデメリツトをもたらす要
因となり、該計算機システムのパフオーマンスを
低下させる危険がある。

然して、計算機システムにおいては、１つのプ
ロセツサに対して、複数個の周辺装置が接続され
るのが普通であり、これらの周辺装置の接続を確
認す場合には、上記のような事情から、プロセツ
サと周辺装置との間のインタフエース線を増加さ
せないで確認することが必要となる。

〔従来の技術〕

第３図は、計算機システム、例えばマイクロプ
ロセツサシステムの一般的な構成例をブロツク図
で示したもので、周辺装置２は本体装置１内のプ
ロセツサ１１からデータバス１２を通して接続さ
れている。

ここで、は本体装置１での電源投入等によつ
て起動されるリセツト回路１４からのシステムリ
セツト信号線で、該信号線が付勢されることによ
り、該計算機システム全体のリセツトが行われ
る。又、は周辺装置２から本体装置１に割に込
みを行う為の割り込み信号線である。

このような構成の計算機システムにおいて、本
体装置１が周辺装置２の接続を確認する方法とし
て、従来取られていた方法には、例えば、 (1) 周辺装置２から本体装置１に対して、接続指
示線を設け、周辺装置２側において、該信号
線を論理“０”、又は論理“１”に設定するこ
とにより、本体装置１においては、該周辺装置
２が接続されると、本体装置１側の制御レジス
タ１４が“０”、又は“１”に設定されること
を、プロセツサ１１がデータバス１２を通して
認識することによつて、当該周辺装置２の接続
を確認する方法。

(2) 周辺装置２側に設けられているメモリ２３に
対して、本体装置１側のプロセツサ１１からデ
ータバス１２を通して、特定のデータをライト
した後リードし、該リード結果をライトデータ
と比較することによつて、当該周辺装置２の接
続を確認する方法。

がある。

〔発明が解決しようとする問題点〕

このような従来の装置接続確認方式において
は、(1)の方式では、周辺装置２と本体装置１との
間に、専用の接続確認の為のインターフエース線
を設ける必要があり、前述のような雑音対策等
を考慮すると、当該インターフエース線に対す
るハードウエアの増加と、制御が複雑となる問題
があつた。

又、(2)のデータバス１２を通して、周辺装置２
内のメモリに特定のデータをライト、リードする
方式においては、当該周辺装置２が接続されてい
ない状態では、該データバスライン１２が不安定
となる為、ライト、リードすると誤動作する危険
があり、プルアツプ抵抗の付加等のハードウエア
が増加する問題があつた。

本発明は上記従来の欠点に鑑み、本体装置１と
周辺装置２との間には、従来からシステムリセツ
ト線と割り込み線と、データバス１２と言た
データ授受機能が備えられていることに着目し、
新たなインタフエース線を設けることなく、又デ
ータバス１２にプルアツプ抵抗を付加することな
く、本体装置１から周辺装置２の接続を確認でき
る方法を提供することを目的とするものである。

〔問題点を解決する為の手段〕

第１図は本発明の周辺装置確認方式の原理ブロ
ツク図であつて、当該計算機システムの本体装置
１側で、電源投入等によつて生成されるシステム
リセツト信号によつて、アクセスされる割込み
発生回路２２とフラグビツト２１とを、周辺装置
２側に設け、該周辺装置２からの割り込み信号
によつて起動された本体装置１側での割り込み処
理によつて、上記フラグビツト２１が“オン”に
なつていることを認識することにより、当該周辺
装置２の接続を確認できるように構成する。

〔作用〕

即ち、本発明によれば、プロセツサからアクセ
ス可能な周辺装置を有する計算機システムにおい
ては、通常上記プロセツサからのシステムリセツ
ト信号（電源投入、操作卓のキー操作等による）
によつて、システム全体をクリアするインタフエ
ース線と、該周辺装置側からプロセツサに対して
割り込みを行う為のインタフエース線があること
に着目し、該周辺装置側に、上記システムリセツ
ト信号によつてセツトされるフラグビツトと、該
信号によつて起動される割り込み発生回路とを設
けることにより、プロセツサ側では、上記割り込
み発生回路からの割り込み信号によつて起動され
た割り込み処理で、上記フラグビツトをアクセス
して、当該周辺装置の接続を認識できるようにし
たものであるので、新たに装置接続確認の為のイ
ンタフエース線や、割り込み要求線を設けること
なく、当該計算機システムが本来備えているシス
テムリセツト、割り込み機能をその侭使用するだ
けで、該周辺装置の接続が確認できる効果があ
る。

〔実施例〕

以下本発明の実施例を図面によつて詳述する。
第２図は本発明の一実施例をブロツク図で示した
ものであつて、第１図、第３図と同じ符号は同じ
対象物を示しており、周辺装置２内に設けられて
いる割り込み発生回路２２と、フラグビツト２１
が本発明を実施するのに必要な機能ブロツクであ
る。

先ず、本計算機システムの本体装置１側におい
て、電源投入、或いは、図示していない操作卓の
特定キーの操作等によつて、システムリセツト動
作が行われると、リセツト回路１４が起動され、
システムリセツト線が付勢されることにより、
本体装置１、及び周辺装置２に対する初期リセツ
トが行われる。

以後、プロセツサ１１はデータバス１２を通し
て読み取り専用メモリ（ROM）１３からプログ
ラム、データを読み取り、実行することにより、
種々のデータ処理が行われる。

本発明を実施して、本体装置１が周辺装置２の
接続を確認する場合、本体装置１からの上記シス
テムリセツト信号を受信した周辺装置２におい
ては、フラグビツト２１がセツトされると共に、
該計算機システム全体のセツトアツプ時間経過
後、割り込み発生回路２２から、本体装置１に対
して、既存の割り込み要求線を通して、割り込
み信号を発行する。

プロセツサ１１は、該割り込み要求線からの
割り込み信号によつて、割り込み処理ルーチンを
実行し、該ルーチンによつて、データバス１２を
通して、上記フラグビツト２１の内容を読り取
り、該フラグビツト２１が“オン”にセツトされ
ていれば、当該周辺装置２が本体装置１に接続さ
れているものと認識した後、必要に応じて当該フ
ラグビツト２１をリセツトするように動作する。

上記割り込み処理で、該フラグビツト２１が、
“オフ”の侭であると、周辺装置２からの通常の
割り込み要求と認識され、当該割り込み処理を実
行する。

上記、システムリセツト、及び割り込み要求
線は、当該計算機システムが本来持つているイ
ンタフエース線であつて、本発明は、該既存のイ
ンタフエース機能をその侭用いて、該周辺装置２
の接続を確認できるようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の装置接
続確認方式は、プロセツサからアクセス可能な周
辺装置を有する計算機システムにおいては、通常
上記プロセツサからのシステムリセツト信号（電
源投入、操作卓のキー操作等による）によつて、
システム全体をクリアするインタフエース線と、
該周辺装置側からプロセツサに対して割り込みを
行う為のインタフエース線があることに着目し、
該周辺装置側に、上記システムリセツト信号によ
つてセツトされるフラグビツトと、該信号によつ
て起動される割り込み発生回路とを設けることに
より、プロセツサ側では、上記割り込み発生回路
からの割り込み信号によつて起動された割り込み
処理で、上記フラグビツトをアクセスして、当該
周辺装置の接続を認識できるようにしたものであ
るので、新たに装置接続確認の為のインターフエ
ース線や、割り込み要求線を設けることなく、当
該計算機システムが本来備えているシステムリセ
ツト、割り込み機能をその侭使用するだけで、該
周辺装置の接続が確認できる効果がある。

【図面の簡単な説明】

第１図は本発明の周辺装置確認方式の原理ブロ
ツク図、第２図は本発明の一実施例をブロツク図
で示した図、第３図はマイクロプロセツサシステ
ムの一般的な構成例を示した図、である。 図面において、１は本体装置、１１はプロセツ
サ、１２はデータバス、１３は読み取り専用メモ
リ（ROM）、１４はリセツト回路、１５は制御
レジスタ、２は周辺装置、２１はフラグビツト、
２２は割り込み発生回路、２３はメモリ、はシ
ステムリセツト線、は割り込み要求線、は装
置接続確認の為のインタフエース線、をそれぞれ
示す。

Claims (1)

1. 【特許請求の範囲】 １ １つのプロセツサ１１と、システムリセツト
   線、割り込み線、データバス１２を通して接
   続され、該プロセツサからアクセス可能な複数個
   の周辺装置２とからなる計算機システムにおい
   て、 該周辺装置２内に、少なくとも上記プロセツサ
   １１からのシステムリセツト線が付勢されるこ
   とによつてセツトされるフラグビツト２１と、該
   システムリセツト線が付勢されることによつ
   て、上記プロセツサ１１に対する割り込み信号を
   生成する割り込み発生回路２２とを設け、 該プロセツサ１１は、上記割り込み信号によ
   つて起動された割り込み処理によつて、上記周辺
   装置２のフラグビツト２１を読み取り、当該周辺
   装置２の接続を認識できるようにしたことを特徴
   とする装置接続確認方式。