JPH0154747B2 - - Google Patents
Info
- Publication number
- JPH0154747B2 JPH0154747B2 JP59246092A JP24609284A JPH0154747B2 JP H0154747 B2 JPH0154747 B2 JP H0154747B2 JP 59246092 A JP59246092 A JP 59246092A JP 24609284 A JP24609284 A JP 24609284A JP H0154747 B2 JPH0154747 B2 JP H0154747B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- hole
- landless
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プリント基板においてスルーホー
ルと配線パターンとの所定間隔を確保した、配線
パターンの形成を行なう配線パターン整形処理装
置に関する。
ルと配線パターンとの所定間隔を確保した、配線
パターンの形成を行なう配線パターン整形処理装
置に関する。
プリント基板におけるスルーホールの機能はよ
く知られているように、基板の両面に形成される
配線パターン間の導通や基板に搭載される回路部
品の確実な固定を行なうことであり、例えば特願
昭57−078310号に示されている。
く知られているように、基板の両面に形成される
配線パターン間の導通や基板に搭載される回路部
品の確実な固定を行なうことであり、例えば特願
昭57−078310号に示されている。
以下に、前記文献に示されているプリント基板
におけるスルーホールの2例を第1、第2の従来
例として図面に示して説明する。
におけるスルーホールの2例を第1、第2の従来
例として図面に示して説明する。
第4図は第1の従来例によるスルーホールを示
し、はその平面図、はその側断面図であり、
1は基板、2,3は基板1の両面にそれぞれ形成
された配線パターン、4はドリル加工などで基板
1に貫通形成した穴、5は穴4の内周面にめつき
処理により形成した導体層、6は穴4の両開口部
に形成したランド、7は導体層5とランド6から
なるスルーホールである。
し、はその平面図、はその側断面図であり、
1は基板、2,3は基板1の両面にそれぞれ形成
された配線パターン、4はドリル加工などで基板
1に貫通形成した穴、5は穴4の内周面にめつき
処理により形成した導体層、6は穴4の両開口部
に形成したランド、7は導体層5とランド6から
なるスルーホールである。
この第1の従来例ではランド6を有したスルー
ホール7によつて基板1の両面に形成された配線
パターン2,3を接続している。
ホール7によつて基板1の両面に形成された配線
パターン2,3を接続している。
前記第4図では、スルーホール7を1個図に示
したが通常基板1には図示しない複数のスルーホ
ールおよび図示していない配線パターンが密に設
けられている。
したが通常基板1には図示しない複数のスルーホ
ールおよび図示していない配線パターンが密に設
けられている。
従つて、このようなランド6を有したスルーホ
ール7では、配線パターン相互の絶縁性を確保す
るために、配線パターン相互の間隙に加えてラン
ド6と配線パターン間の間隙も保たなければなら
ず、基板1に設けることができる配線パターンの
本数が該ランド6によつて制約を受け、回路や部
品の実装率を上げることが困難であるという問題
があつた。
ール7では、配線パターン相互の絶縁性を確保す
るために、配線パターン相互の間隙に加えてラン
ド6と配線パターン間の間隙も保たなければなら
ず、基板1に設けることができる配線パターンの
本数が該ランド6によつて制約を受け、回路や部
品の実装率を上げることが困難であるという問題
があつた。
そこで、前記問題点を解決するために新たにラ
ンドレス・スルーホールが考え出されてた。次
に、このランドレス・スルーホールを第2の従来
例として説明する。
ンドレス・スルーホールが考え出されてた。次
に、このランドレス・スルーホールを第2の従来
例として説明する。
第5図は第2の従来例によるランドレス・スル
ーホールを示し、はその平面図、は側断面図
であり、1は基板、2,3は配線パターン、4は
穴、5は導体層であり、これらは前記第1の従来
例と同様である。8はランドレス・スルーホール
である。
ーホールを示し、はその平面図、は側断面図
であり、1は基板、2,3は配線パターン、4は
穴、5は導体層であり、これらは前記第1の従来
例と同様である。8はランドレス・スルーホール
である。
このように、第2の従来例では前記第4図のス
ルーホールからランドの部分を除去した構造とな
つている。従つて、ランドの制約を受けないため
に、配線パターンを高密度に形成することがで
き、部品の実装率も向上することができる。
ルーホールからランドの部分を除去した構造とな
つている。従つて、ランドの制約を受けないため
に、配線パターンを高密度に形成することがで
き、部品の実装率も向上することができる。
このランドレス・スルーホール8による配線パ
ターンの形成状態を図に示して説明する。
ターンの形成状態を図に示して説明する。
第6図はランドレス・スルーホール8の場合の
配線パターンの形成状態を示す図であり、二点鎖
線で示す部分は第1の従来例のランド6を想定し
ている。第6図に示すようにランド6があつた場
合には隣接する配線パターン2a,2bがランド
6に接触あるいは異常接近してしまう。だが、ラ
ンドレス・スルーホール8の場合には第4図で示
すランド6がないために、その制約を受けること
がなくランド6の領域分、配線パターン2a,2
bをランドレス・スルーホール8に近付けて高密
度の配線パターンを形成することができる。
配線パターンの形成状態を示す図であり、二点鎖
線で示す部分は第1の従来例のランド6を想定し
ている。第6図に示すようにランド6があつた場
合には隣接する配線パターン2a,2bがランド
6に接触あるいは異常接近してしまう。だが、ラ
ンドレス・スルーホール8の場合には第4図で示
すランド6がないために、その制約を受けること
がなくランド6の領域分、配線パターン2a,2
bをランドレス・スルーホール8に近付けて高密
度の配線パターンを形成することができる。
しかしながら、前記した第2の従来例において
は、プリント基板の製造上の問題から、第7図の
スルーホール用の穴4の形成例で示すように、正
しい穴4の位置から破線で示す穴4a,4bのよ
うにずれてしまい、配線パターン2bに接近しす
ぎ(第7図)たり、損傷したり(第7図)す
る問題がある。
は、プリント基板の製造上の問題から、第7図の
スルーホール用の穴4の形成例で示すように、正
しい穴4の位置から破線で示す穴4a,4bのよ
うにずれてしまい、配線パターン2bに接近しす
ぎ(第7図)たり、損傷したり(第7図)す
る問題がある。
この問題は、前記したようにプリント基板の製
造上の問題点があり、この原因は種々考えられる
が、主な原因としてはプリント基板を製造する時
に、めつきレジストを形成するドライフイルムを
基板1に設けるが、このドライフイルムの伸縮に
よる位置ずれが考えられる。
造上の問題点があり、この原因は種々考えられる
が、主な原因としてはプリント基板を製造する時
に、めつきレジストを形成するドライフイルムを
基板1に設けるが、このドライフイルムの伸縮に
よる位置ずれが考えられる。
しかし、このドライフイルムの伸縮による位置
ずれを完全になくすことは非常に困難であり、従
つて前記スルーホール用の穴4の位置ずれによる
問題が残つてしまう。
ずれを完全になくすことは非常に困難であり、従
つて前記スルーホール用の穴4の位置ずれによる
問題が残つてしまう。
よつて、本発明はランドレス・スルーホール8
に隣接する配線パターンの部分をランドレス・ス
ルーホール8から必要な間隔を形成するように整
形し、配線パターンとランドレス・スルーホール
との異常接近や配線パターンの損傷を防止するこ
とを目的とする。
に隣接する配線パターンの部分をランドレス・ス
ルーホール8から必要な間隔を形成するように整
形し、配線パターンとランドレス・スルーホール
との異常接近や配線パターンの損傷を防止するこ
とを目的とする。
上述した目的を達成するために本発明は、プリ
ント基板の種類毎における基本配線パターンデー
タとランドレススルーホールデータの入力及び整
形処理後の配線パターンデータの出力を行う入出
力装置と、入力された基本配線パターンデータを
記憶する入力配線パターンデータ記憶装置と、入
力されたランドレススルーホールデータを記憶す
るスルーホールデータ記憶装置と、ランドレスス
ルーホールの穴あけ時に予想される当該穴のずれ
量に基づいて前記基本配線パターンデータの配線
パターン1本毎に、その配線パターンに対するラ
ンドレススルーホールの探索領域を算出する探索
領域計算手段と、算出された探索領域内における
ランドレススルーホールを前記ランドレススルー
ホールデータに基づいて探索する隣接スルーホー
ル探索手段と、前記探索領域内に存在するランド
レススルーホールに対して前記配線パターンの一
部を前記予想されるずれ量の範囲外に迂回するよ
うに整形する整形処理手段とを備えたものであ
る。
ント基板の種類毎における基本配線パターンデー
タとランドレススルーホールデータの入力及び整
形処理後の配線パターンデータの出力を行う入出
力装置と、入力された基本配線パターンデータを
記憶する入力配線パターンデータ記憶装置と、入
力されたランドレススルーホールデータを記憶す
るスルーホールデータ記憶装置と、ランドレスス
ルーホールの穴あけ時に予想される当該穴のずれ
量に基づいて前記基本配線パターンデータの配線
パターン1本毎に、その配線パターンに対するラ
ンドレススルーホールの探索領域を算出する探索
領域計算手段と、算出された探索領域内における
ランドレススルーホールを前記ランドレススルー
ホールデータに基づいて探索する隣接スルーホー
ル探索手段と、前記探索領域内に存在するランド
レススルーホールに対して前記配線パターンの一
部を前記予想されるずれ量の範囲外に迂回するよ
うに整形する整形処理手段とを備えたものであ
る。
上述した構成を有する本発明は、プリント基板
の種類毎における基本配線パターンデータとラン
ドレススルーホールデータを入出力装置により入
出し、この入力された基本配線パターンデータと
ランドレススルーホールデータを入力配線パター
ンデータ記憶装置とスルーホールデータ記憶装置
にそれぞれ記憶させる。
の種類毎における基本配線パターンデータとラン
ドレススルーホールデータを入出力装置により入
出し、この入力された基本配線パターンデータと
ランドレススルーホールデータを入力配線パター
ンデータ記憶装置とスルーホールデータ記憶装置
にそれぞれ記憶させる。
そして入力配線パターンデータ記憶装置から基
本配線パターンデータを取出し、探索領域計算手
段により配線パターン1本毎にランドレススルー
ホールの穴あけ時に予想される当該穴のずれ量に
基づいてその配線パターンに対するランドレスス
ルーホールの探索領域を算出し、この算出された
探索領域内におけるランドレススルーホールを、
隣接スルーホール探索手段によりスルーホールデ
ータ記憶装置に記憶されたランドレススルーホー
ルデータから探索する。
本配線パターンデータを取出し、探索領域計算手
段により配線パターン1本毎にランドレススルー
ホールの穴あけ時に予想される当該穴のずれ量に
基づいてその配線パターンに対するランドレスス
ルーホールの探索領域を算出し、この算出された
探索領域内におけるランドレススルーホールを、
隣接スルーホール探索手段によりスルーホールデ
ータ記憶装置に記憶されたランドレススルーホー
ルデータから探索する。
更に、この探索結果から整形処理手段により前
記探索領域内に存在するランドレススルーホール
に対して前記配線パターンの一部を前記予想され
るずれ量の範囲外に迂回するように整形し、この
整形後の配線パターンデータを用いて基板に配線
パターンを作成することによつて配線パターンに
隣接するスルーホールと配線パターンとの必要な
間隔を確保することができる。
記探索領域内に存在するランドレススルーホール
に対して前記配線パターンの一部を前記予想され
るずれ量の範囲外に迂回するように整形し、この
整形後の配線パターンデータを用いて基板に配線
パターンを作成することによつて配線パターンに
隣接するスルーホールと配線パターンとの必要な
間隔を確保することができる。
以下に本発明の一実施例を図面に基づいて説明
する。
する。
第1図は本発明の一実施例による配線パターン
整形処理装置の回路ブロツク図、第2図はその配
線パターン整形処理のフローチヤート、第3図は
配線パターンの整形例を示す図であり、は整形
前、は整形後を示す。
整形処理装置の回路ブロツク図、第2図はその配
線パターン整形処理のフローチヤート、第3図は
配線パターンの整形例を示す図であり、は整形
前、は整形後を示す。
第1図において、9は入出力装置、10は制御
装置、11は記憶装置、12は配線パターン処理
装置であり、入出力装置9はプリント基板データ
の読込みおよび書出しを行なう。制御装置10は
入出力装置9、記憶装置11および配線パターン
処理装置12の各処理の実行を制御する。
装置、11は記憶装置、12は配線パターン処理
装置であり、入出力装置9はプリント基板データ
の読込みおよび書出しを行なう。制御装置10は
入出力装置9、記憶装置11および配線パターン
処理装置12の各処理の実行を制御する。
前記記憶装置11は入出力装置9から読込まれ
たプリント基板データの基本配線パターンデータ
(以下単に配線パターンデータと記す)を格納す
る入力配線パターンデータ記憶手段13、ランド
レススルーホールデータ(以下単にスルーホール
データと記す)を格納するスルーホールデータ記
憶手段14および整形された配線パターンを格納
し出力する配線パターンデータ記憶手段15とよ
りなる。
たプリント基板データの基本配線パターンデータ
(以下単に配線パターンデータと記す)を格納す
る入力配線パターンデータ記憶手段13、ランド
レススルーホールデータ(以下単にスルーホール
データと記す)を格納するスルーホールデータ記
憶手段14および整形された配線パターンを格納
し出力する配線パターンデータ記憶手段15とよ
りなる。
前記配線パターン処理装置12は、前記入力配
線パターンデータ記憶手段13から配線パターン
を取出すための配線パターン取出手段16、取出
された配線パターンの縦、横の線分によるXY座
標値をもとにして、配線パターンに隣接するスル
ーホールを探索するための領域を計算する探索領
域計算手段17、前記計算による領域内に存在す
るスルーホールを前記スルーホール記憶手段14
から取出すための隣接スルーホール探索手段1
8、該隣接スルーホール探索手段18によつて取
出された隣接スルーホール数が0かどうか判定す
る判定回路19、該判定回路19が隣接スルーホ
ール数を0より大きいと判定した場合に配線パタ
ーンに整形処理を施す整形処理手段20、前記整
形処理された配線パターンを格納する配線パター
ン格納手段21とよりなり、前記判定回路19が
隣接スルーホールの数を0と判定した場合には前
記整形処理手段20を飛んで前記配線パターン取
出手段16のデータが該配線パターン格納手段2
1に格納される。配線パターン格納手段21は格
納したデータを前記出力配線パターンデータ記憶
手段15に格納する。
線パターンデータ記憶手段13から配線パターン
を取出すための配線パターン取出手段16、取出
された配線パターンの縦、横の線分によるXY座
標値をもとにして、配線パターンに隣接するスル
ーホールを探索するための領域を計算する探索領
域計算手段17、前記計算による領域内に存在す
るスルーホールを前記スルーホール記憶手段14
から取出すための隣接スルーホール探索手段1
8、該隣接スルーホール探索手段18によつて取
出された隣接スルーホール数が0かどうか判定す
る判定回路19、該判定回路19が隣接スルーホ
ール数を0より大きいと判定した場合に配線パタ
ーンに整形処理を施す整形処理手段20、前記整
形処理された配線パターンを格納する配線パター
ン格納手段21とよりなり、前記判定回路19が
隣接スルーホールの数を0と判定した場合には前
記整形処理手段20を飛んで前記配線パターン取
出手段16のデータが該配線パターン格納手段2
1に格納される。配線パターン格納手段21は格
納したデータを前記出力配線パターンデータ記憶
手段15に格納する。
第2図において、22〜27はフローチヤート
の各ブロツクを示す。
の各ブロツクを示す。
第3図において、28〜30は配線パターン、
31〜34はスルーホール、35〜46はデータ
を説明するために示した各点、47は配線パター
ン28の整形を設定する面域を示す。図に示すよ
うに、配線パターン28〜30、スルーホール3
1〜34の位置を縦、横のXY座標によつて、プ
リント基板のデータとして検出する。
31〜34はスルーホール、35〜46はデータ
を説明するために示した各点、47は配線パター
ン28の整形を設定する面域を示す。図に示すよ
うに、配線パターン28〜30、スルーホール3
1〜34の位置を縦、横のXY座標によつて、プ
リント基板のデータとして検出する。
次に、以上の第1図〜第3図を基に、配線パタ
ーンの整形処理について説明する。
ーンの整形処理について説明する。
まず、第1図に示す入出力装置9ではプリント
基板に形成される配線パターンとスルーホールの
位置をXY座標によつて、入力配線パターンデー
タ記憶手段13、スルーホールデータ記憶手段1
4にそれぞれ格納する。
基板に形成される配線パターンとスルーホールの
位置をXY座標によつて、入力配線パターンデー
タ記憶手段13、スルーホールデータ記憶手段1
4にそれぞれ格納する。
次に、第2図のブロツク22に示す配線パター
ンデータの取出しを行なう。このデータの取出し
は、第1図に示す記憶装置11の入力配線パター
ンデータ記憶手段13のデータを配線パターン取
出手段16に格納することによつて行なわれる。
ンデータの取出しを行なう。このデータの取出し
は、第1図に示す記憶装置11の入力配線パター
ンデータ記憶手段13のデータを配線パターン取
出手段16に格納することによつて行なわれる。
次に、第2図のブロツク23に示す隣接ランド
探索領域の計算を行なう。この計算は、第1図に
示す探索領域計算手段17によつて、第3図に
示すようにプリント基板の種類毎に定められた値
と配線パターン28の直線部分の両端点35,3
6により面域47を想定し、その時の面域47の
対角線上の点37,38のXY座標を計算するこ
とによつて行なわれる。
探索領域の計算を行なう。この計算は、第1図に
示す探索領域計算手段17によつて、第3図に
示すようにプリント基板の種類毎に定められた値
と配線パターン28の直線部分の両端点35,3
6により面域47を想定し、その時の面域47の
対角線上の点37,38のXY座標を計算するこ
とによつて行なわれる。
次に、第2図のブロツク24に示す隣接ランド
の探索を行なう。この探索は、前記面域47の
XY座標をもとにして、第1図に示す隣接スルー
ホール探索手段18にスルーホールデータ記憶手
段14のデータを格納して、第3図に示す面域
47内に存在するスルーホール、すなわち同図に
示す配線パターン28に隣接するスルーホールデ
ータを探索することによつて行なわれる。このス
ルーホールの探索にあたつてはプリント基板デー
タにおけるランドデータのXY座標と面域47の
点37,38の座標の比較によつて隣接スルーホ
ールを見出すことができる。
の探索を行なう。この探索は、前記面域47の
XY座標をもとにして、第1図に示す隣接スルー
ホール探索手段18にスルーホールデータ記憶手
段14のデータを格納して、第3図に示す面域
47内に存在するスルーホール、すなわち同図に
示す配線パターン28に隣接するスルーホールデ
ータを探索することによつて行なわれる。このス
ルーホールの探索にあたつてはプリント基板デー
タにおけるランドデータのXY座標と面域47の
点37,38の座標の比較によつて隣接スルーホ
ールを見出すことができる。
従つて、第3図に示すスルーホール31,3
2,33,34が探索結果として得られるが、ス
ルーホール31,32は配線パターン28の両端
部に位置するので除外されることとなる。
2,33,34が探索結果として得られるが、ス
ルーホール31,32は配線パターン28の両端
部に位置するので除外されることとなる。
次に、第2図のブロツク25に示すように隣接
スルーホールの有無を判定する。この判定は、前
記探索でスルーホール33,34の2個の存在が
確認されているので、それを第1図に示す判定回
路19で判定することによつて行なわれる。
スルーホールの有無を判定する。この判定は、前
記探索でスルーホール33,34の2個の存在が
確認されているので、それを第1図に示す判定回
路19で判定することによつて行なわれる。
次に、第2図のブロツク26に示すように配線
パターン28の整形処理を行なう。この整形処理
は、第1図に示す整形処理手段20によつて行な
われる。その整形の方法としては種々考えられる
が、第3図に示すようにスルーホール33,3
4に対して配線パターン28が必要とする間隔の
位置に相当する各点39,40,41,42,4
3,44,45,46を発生させることにより、
同図に示す配線パターン28aのように整形処理
を行なうデータを作成することができる。
パターン28の整形処理を行なう。この整形処理
は、第1図に示す整形処理手段20によつて行な
われる。その整形の方法としては種々考えられる
が、第3図に示すようにスルーホール33,3
4に対して配線パターン28が必要とする間隔の
位置に相当する各点39,40,41,42,4
3,44,45,46を発生させることにより、
同図に示す配線パターン28aのように整形処理
を行なうデータを作成することができる。
従つて、前記各点39〜43によつてスルーホ
ール33,34を迂回する配線パターン28aを
形成することができるので、前記従来例での第7
図,に示すようにドリルが加工した穴4a,
4bの位置ずれによる配線パターン2bとの不良
間隔を適正に補正することができる。そして、前
記点39〜34は配線パターン28aと隣接する
他の配線パターン30との間隔が不良とならない
位置であることはいうまでもない。
ール33,34を迂回する配線パターン28aを
形成することができるので、前記従来例での第7
図,に示すようにドリルが加工した穴4a,
4bの位置ずれによる配線パターン2bとの不良
間隔を適正に補正することができる。そして、前
記点39〜34は配線パターン28aと隣接する
他の配線パターン30との間隔が不良とならない
位置であることはいうまでもない。
次に、第2図のブロツク27に示す配線パター
ンデータの格納を行なう。この格納は、前記した
ようにして求められた配線パターンの整形処理の
データを第1図に示す配線パターン格納手段21
に格納することによつて行なわれる。
ンデータの格納を行なう。この格納は、前記した
ようにして求められた配線パターンの整形処理の
データを第1図に示す配線パターン格納手段21
に格納することによつて行なわれる。
以上のようにして求められる配線パターン整形
処理のデータ作成を、製造するプリント基板の総
ての配線パターンにおいて行なえば、プリント基
板にドリル加工された穴の総てに対して適正な間
隔を確保した配線パターンを容易に形成すること
ができる。
処理のデータ作成を、製造するプリント基板の総
ての配線パターンにおいて行なえば、プリント基
板にドリル加工された穴の総てに対して適正な間
隔を確保した配線パターンを容易に形成すること
ができる。
前記したように、配線パターン格納手段21に
格納された配線パターン整形処理のデータは、記
憶装置11の出力配線パターンデータ記憶手段1
5に格納され、そのデータは制御手段10によつ
て入出力装置9へと読出され、プリント基板の作
成に使用される。
格納された配線パターン整形処理のデータは、記
憶装置11の出力配線パターンデータ記憶手段1
5に格納され、そのデータは制御手段10によつ
て入出力装置9へと読出され、プリント基板の作
成に使用される。
なお、第1図に示す判定回路19で配線パター
ンに隣接するスルーホールが0と判定された場合
には整形処理手段20による処理動作は不要とな
り配線パターン取出手段16のデータがそのまま
配線パターン格納手段21に格納される。
ンに隣接するスルーホールが0と判定された場合
には整形処理手段20による処理動作は不要とな
り配線パターン取出手段16のデータがそのまま
配線パターン格納手段21に格納される。
以上説明したように本発明は、プリント基板に
形成される配線パターンの形状やスルーホールの
位置をプリント基板データとして記憶装置に記憶
させておき、該記憶を基に配線パターンに隣接す
るスルーホールを隣接探索手段で探索し、この探
索結果に基づいて隣接するスルーホールから適正
な間隔を確保して配線パターンを形成する配線パ
ターン整形データを整形処理手段によつて作成す
ることとしたので、該データに基づいて基板に配
線パターンを形成すれば、スルーホールと配線パ
ターンとの適正な間隔を常に確保できることとな
りプリント基板の製造上の問題であるスルーホー
ル用の穴の形成位置がずれるために生じたスルー
ホールと配線パターンの間隔が狭くなりすぎた
り、配線パターンを損傷する等の問題は無くな
る。
形成される配線パターンの形状やスルーホールの
位置をプリント基板データとして記憶装置に記憶
させておき、該記憶を基に配線パターンに隣接す
るスルーホールを隣接探索手段で探索し、この探
索結果に基づいて隣接するスルーホールから適正
な間隔を確保して配線パターンを形成する配線パ
ターン整形データを整形処理手段によつて作成す
ることとしたので、該データに基づいて基板に配
線パターンを形成すれば、スルーホールと配線パ
ターンとの適正な間隔を常に確保できることとな
りプリント基板の製造上の問題であるスルーホー
ル用の穴の形成位置がずれるために生じたスルー
ホールと配線パターンの間隔が狭くなりすぎた
り、配線パターンを損傷する等の問題は無くな
る。
第1図は本発明の一実施例による配線パターン
整形処理装置の回路ブロツク図、第2図はその配
線パターン整形処理のフローチヤート、第3図は
配線パターンの整形例を示す図であり、は整形
前、は整形後を示す。第4図は第1の従来例に
よるスルーホールを示し、はその平面図、は
その側断面図、第5図は第2の従来例によるラン
ドレス・スルーホールを示し、はその平面図、
は側断面図を示す。第6図はランドレス・スル
ーホールにおける配線パターンの形成密度を示す
図、第7図スルーホール用の穴の形成例を示す図
である。 11…記憶装置、12…配線パターン処理装
置、13…入力配線パターンデータ記憶。
整形処理装置の回路ブロツク図、第2図はその配
線パターン整形処理のフローチヤート、第3図は
配線パターンの整形例を示す図であり、は整形
前、は整形後を示す。第4図は第1の従来例に
よるスルーホールを示し、はその平面図、は
その側断面図、第5図は第2の従来例によるラン
ドレス・スルーホールを示し、はその平面図、
は側断面図を示す。第6図はランドレス・スル
ーホールにおける配線パターンの形成密度を示す
図、第7図スルーホール用の穴の形成例を示す図
である。 11…記憶装置、12…配線パターン処理装
置、13…入力配線パターンデータ記憶。
Claims (1)
- 【特許請求の範囲】 1 基板両面の配線パターンの接続および回路部
品の固定に用いるランドレススルーホールを備え
たプリント基板の配線パターン整形処理装置であ
つて、 プリント基板の種類毎における基本配線パター
ンデータとランドレススルーホールデータの入力
及び整形処理後の配線パターンデータの出力を行
う入出力装置と、 入力された基本配線パターンデータを記憶する
入力配線パターンデータ記憶装置と、 入力されたランドレススルーホールデータを記
憶するスルーホールデータ記憶装置と、 ランドレススルーホールの穴あけ時に予想され
る当該穴のずれ量に基づいて前記基本配線パター
ンデータの配線パターン1本毎に、その配線パタ
ーンに対するランドレススルーホールの探索領域
を算出する探索領域計算手段と、 算出された探索領域内におけるランドレススル
ーホールを前記ランドレススルーホールデータに
基づいて探索する隣接スルーホール探索手段と、 前記探索領域内に存在するランドレススルーホ
ールに対して前記配線パターンの一部を前記予想
されるずれ量の範囲外に迂回するように整形する
整形処理手段とを備えたことを特徴とする配線パ
ターン整形処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246092A JPS61125192A (ja) | 1984-11-22 | 1984-11-22 | 配線パタ−ン整形処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246092A JPS61125192A (ja) | 1984-11-22 | 1984-11-22 | 配線パタ−ン整形処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2258873A Division JPH03148771A (ja) | 1990-09-29 | 1990-09-29 | 配線パターン整形処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61125192A JPS61125192A (ja) | 1986-06-12 |
| JPH0154747B2 true JPH0154747B2 (ja) | 1989-11-21 |
Family
ID=17143370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59246092A Granted JPS61125192A (ja) | 1984-11-22 | 1984-11-22 | 配線パタ−ン整形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125192A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148771A (ja) * | 1990-09-29 | 1991-06-25 | Oki Electric Ind Co Ltd | 配線パターン整形処理装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5766700A (en) * | 1980-10-09 | 1982-04-22 | Fujitsu Ltd | Land and wiring pattern correcting system for printed board |
| JPS58184783A (ja) * | 1982-04-22 | 1983-10-28 | 日本電気株式会社 | プリント配線板 |
| JPS58207694A (ja) * | 1982-05-07 | 1983-12-03 | 横河電機株式会社 | プリント板配線の接続設計方法 |
| JPS59161769A (ja) * | 1983-03-04 | 1984-09-12 | Fujitsu Ltd | プリント板の配線パタ−ン自動修正方式 |
-
1984
- 1984-11-22 JP JP59246092A patent/JPS61125192A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61125192A (ja) | 1986-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0154747B2 (ja) | ||
| US4361634A (en) | Artwork master for production of multilayer circuit board | |
| JPH03148771A (ja) | 配線パターン整形処理装置 | |
| Heiss | A path connection algorithm for multi-layer boards | |
| JPH0744359B2 (ja) | 部品実装方法 | |
| JPH07153844A (ja) | 半導体集積回路装置 | |
| JP2000357180A (ja) | プリント配線板の製造方法 | |
| JPS6018566U (ja) | 回路基板相互の接続位置決め構造 | |
| CN117391026A (zh) | 对电路进行处理的方法、装置、终端以及存储介质 | |
| JP3105857B2 (ja) | 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 | |
| JPS5913397A (ja) | 多層基板の回路拡張・変更方法 | |
| JPS5828378Y2 (ja) | 多層プリント配線板 | |
| JPH0518149B2 (ja) | ||
| JPH0754532B2 (ja) | 多層同時配線方法 | |
| JP2876596B2 (ja) | 配線処理方式 | |
| JPS61253884A (ja) | プリント配線基板 | |
| JPS6355783B2 (ja) | ||
| JPH0744585A (ja) | 多層印刷配線板の設計方法 | |
| JPH0245224B2 (ja) | ||
| JPS58151092A (ja) | 配線基板の配線パタ−ン形成方法 | |
| JPS6366424B2 (ja) | ||
| JPS59163887A (ja) | プリント板パタ−ン配線方法 | |
| JPH0129266B2 (ja) | ||
| JPH08255192A (ja) | ペア配線方法 | |
| JPH02132561A (ja) | 自動配線方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |