JPH0154894B2 - - Google Patents
Info
- Publication number
- JPH0154894B2 JPH0154894B2 JP55113817A JP11381780A JPH0154894B2 JP H0154894 B2 JPH0154894 B2 JP H0154894B2 JP 55113817 A JP55113817 A JP 55113817A JP 11381780 A JP11381780 A JP 11381780A JP H0154894 B2 JPH0154894 B2 JP H0154894B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- voltage
- oscillator
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明はソナー等に使用される位相制御回路の
改良に関する。
改良に関する。
サイドルツキングソナーにおいては、第１図に
示すように多数の超音波振動子１−１，１−２…
を船が曳航するデユプレツサーの横側に設けてい
る。
示すように多数の超音波振動子１−１，１−２…
を船が曳航するデユプレツサーの横側に設けてい
る。
ここで各振動子自体は回転させずに超音波の送
信方向や受信方向を変えるためには、その各振動
子に与える送信信号及び各振動子からの受信信号
の位相を連続的に変えることが必要になる。
信方向や受信方向を変えるためには、その各振動
子に与える送信信号及び各振動子からの受信信号
の位相を連続的に変えることが必要になる。
このような目的に使用されている従来の位相制
御回路の一例を第２図に示す。本図において、周
波数fTを発生する発振器２、振動子を駆動するた
めの所望の局部発振周波数fCのＮ倍（Ｎは定数）
の周波数NfCを発生する発振器３、該発振器３の
出力端に接続され、入力信号を１／Ｎに分周する
分周器４−１，４−２…４−ｎを有している。こ
こでｎは振動子数に等しい数値であつて夫々の分
周器が各振動子に対応する。発振器２の出力はプ
ログラムカウンタ５に与えられる。プログラムカ
ウンタ５は多数のフリツプフロツプを従続接続し
たものであつて、端子５ａに与えられるチルト角
に対応させて分周比を切換えて入力信号を分周す
るものでその各分周値は並列出力として各分周器
４−１，４−２…に与えられる。各分周器４−
１，４−２…はプログラムカウンタ５からの出力
があれば分周を開始する。従つて各分周器４−
１，４−２……の出力は一定位相量づつ順次おく
れた周波数fCの信号を出力する。
御回路の一例を第２図に示す。本図において、周
波数fTを発生する発振器２、振動子を駆動するた
めの所望の局部発振周波数fCのＮ倍（Ｎは定数）
の周波数NfCを発生する発振器３、該発振器３の
出力端に接続され、入力信号を１／Ｎに分周する
分周器４−１，４−２…４−ｎを有している。こ
こでｎは振動子数に等しい数値であつて夫々の分
周器が各振動子に対応する。発振器２の出力はプ
ログラムカウンタ５に与えられる。プログラムカ
ウンタ５は多数のフリツプフロツプを従続接続し
たものであつて、端子５ａに与えられるチルト角
に対応させて分周比を切換えて入力信号を分周す
るものでその各分周値は並列出力として各分周器
４−１，４−２…に与えられる。各分周器４−
１，４−２…はプログラムカウンタ５からの出力
があれば分周を開始する。従つて各分周器４−
１，４−２……の出力は一定位相量づつ順次おく
れた周波数fCの信号を出力する。
このような従来の位相制御回路においては最小
チルト角制御量を小さくするために発振器２の発
振周波数fTを高くする必要があり、発振器３の発
振周波数NfCもfT以上に高くしなければならない。
例えば局部発振周波数fCを515kHz、最小チルト角
制御量を1゜とすると周波数fTは37MHzとなり、高
周波用の水晶や複雑なデイジタル回路が必要であ
つた。又このような回路によれば、チルト量を連
続的に変えることはできず、正負のチルト量を容
易に得ることは困難であつた。
チルト角制御量を小さくするために発振器２の発
振周波数fTを高くする必要があり、発振器３の発
振周波数NfCもfT以上に高くしなければならない。
例えば局部発振周波数fCを515kHz、最小チルト角
制御量を1゜とすると周波数fTは37MHzとなり、高
周波用の水晶や複雑なデイジタル回路が必要であ
つた。又このような回路によれば、チルト量を連
続的に変えることはできず、正負のチルト量を容
易に得ることは困難であつた。
本発明はこのような従来の欠点を除去すること
る目的とするものであつて、簡単な構成で位相量
を連続的に可変することのできる位相制御回路を
提供するものである。
る目的とするものであつて、簡単な構成で位相量
を連続的に可変することのできる位相制御回路を
提供するものである。
以下本願の発明を実施例につき図面を参照しつ
つ説明する。第３図は本発明の一実施例を示すも
のである。本図において、発振器１０は局部発振
周波数fCを発振する発振器であつて、その出力は
位相比較器１１−１（図面においてはPCと略す）
の第１の入力端子に与えられる。この位相比較器
には二つの入力が同相である場合にロツクがかか
るものを用いる。位相比較器１１−１、ローパス
フイルタ１２−１（以下LPFという。）及びその
出力側に接続されている電圧制御発振器１３−１
（以下VCOという。）は周知のフエーズロツクド
ループ（以下PLLという。）を構成している。
VCO１３−１の出力は位相比較器１１−１の第
２の入力端子及び次段の位相比較器１１−２の第
１の入力端子に与えられる。位相比較器１１−
２、LPF１２−２、VCO１３−２は同じくPLL
回路を構成しており、VCO１３−２の出力は位
相比較器１１−２の第２の入力端子及び次段の
PLL回路の位相比較器１１−３の第１の入力端
子に与えられる。以下の各段についても同様であ
る。本願においては各PLL回路のローパスフイ
ルタと電圧制御発振器との間に加算器１４−１，
１４−２，…，１４−ｎが設けられている。移相
量設定器１５は所望の位相の変化量を電圧に対応
させて設定するものであつて、その出力は加算器
１４−１，１４−２，…、１４−ｎの一方の入力
端子に与えられる。各VCO１３−１，１３−２，
…１３−ｎの出力は出力端子１６−１，１６−
２，…、１６−ｎに与えられる。
つ説明する。第３図は本発明の一実施例を示すも
のである。本図において、発振器１０は局部発振
周波数fCを発振する発振器であつて、その出力は
位相比較器１１−１（図面においてはPCと略す）
の第１の入力端子に与えられる。この位相比較器
には二つの入力が同相である場合にロツクがかか
るものを用いる。位相比較器１１−１、ローパス
フイルタ１２−１（以下LPFという。）及びその
出力側に接続されている電圧制御発振器１３−１
（以下VCOという。）は周知のフエーズロツクド
ループ（以下PLLという。）を構成している。
VCO１３−１の出力は位相比較器１１−１の第
２の入力端子及び次段の位相比較器１１−２の第
１の入力端子に与えられる。位相比較器１１−
２、LPF１２−２、VCO１３−２は同じくPLL
回路を構成しており、VCO１３−２の出力は位
相比較器１１−２の第２の入力端子及び次段の
PLL回路の位相比較器１１−３の第１の入力端
子に与えられる。以下の各段についても同様であ
る。本願においては各PLL回路のローパスフイ
ルタと電圧制御発振器との間に加算器１４−１，
１４−２，…，１４−ｎが設けられている。移相
量設定器１５は所望の位相の変化量を電圧に対応
させて設定するものであつて、その出力は加算器
１４−１，１４−２，…、１４−ｎの一方の入力
端子に与えられる。各VCO１３−１，１３−２，
…１３−ｎの出力は出力端子１６−１，１６−
２，…、１６−ｎに与えられる。
次に本実施例の動作について説明する。位相量
設定器１５の出力電圧が零であればｎ個の通常の
PLL回路が縦続接続されたものとなる。従つて
ロツクされた状態で各出力端子１６−１，１６−
２，…，１６−ｎはいずれも発振器１０の発振周
波数fCに等しく、位相も等しい信号を出力する。
このように位相量設定器１５の出力電圧が零であ
れば各出力端子から位相のそろつた出力が得られ
る。
設定器１５の出力電圧が零であればｎ個の通常の
PLL回路が縦続接続されたものとなる。従つて
ロツクされた状態で各出力端子１６−１，１６−
２，…，１６−ｎはいずれも発振器１０の発振周
波数fCに等しく、位相も等しい信号を出力する。
このように位相量設定器１５の出力電圧が零であ
れば各出力端子から位相のそろつた出力が得られ
る。
次に移相量設定器１５が正の所定電圧を出力す
る場合には発振器１０の出力は位相比較器１１−
１，LPF１２−１を介して加算器１４−１に加
わる。加算器１４−１でLPF１２−１の出力と
移相量設定器１５の出力とを加算してVCO１３
−１に与える。この加算した値が零になるように
VCO１３−１が制御される。従つてロツクされ
た状態ではVCO１３−１の出力は発振器１０の
発振周波数fCに等しく、位相は所定量θ、即ち位
相θだけ進んだものとなる。このVCO１３−１
の出力が出力端子１６−１に出力され同時に次段
の位相比較器１１−２に与えられる。この位相比
較器１１−２、LPF１２−２、加算器１４−２
及びVCO１３−２より構成されるPLL回路も同
様の動作をする。ここで加算器１４−２には移相
量設定器１５より加算器１４−１に対するものと
同じ正の電圧が与えられるので、VCO１３−２
は位相比較器１１−２より位相θだけ進んだもの
となる。従つて発振器１０よりも位相は2θだけ進
み、周波数は発振周波数fcに等しい信号が出力端
子１６−２より得られる。この信号が基準になる
ため次段のPLL回路も同じ動作を行ない更にθ
だけ位相の進んだ信号が出力端子１６−８より得
られる。第４図はこの状態を示すものであつて発
振器１０の出力に対して順次位相がkθ（ｋ＝１、
２、…、ｎ）進んだ信号が各出力端子１６−１，
１６−２，…，１６−ｎより得られる。移相量設
定器１５の出力電圧を連続的に可変することによ
りθの大きさも連続的に変えることができ、又移
相量設定器１５の出力を負にすれば各出力端子１
６−１，１６−２…より順次所定量だけ位相の遅
れた信号が得られる。
る場合には発振器１０の出力は位相比較器１１−
１，LPF１２−１を介して加算器１４−１に加
わる。加算器１４−１でLPF１２−１の出力と
移相量設定器１５の出力とを加算してVCO１３
−１に与える。この加算した値が零になるように
VCO１３−１が制御される。従つてロツクされ
た状態ではVCO１３−１の出力は発振器１０の
発振周波数fCに等しく、位相は所定量θ、即ち位
相θだけ進んだものとなる。このVCO１３−１
の出力が出力端子１６−１に出力され同時に次段
の位相比較器１１−２に与えられる。この位相比
較器１１−２、LPF１２−２、加算器１４−２
及びVCO１３−２より構成されるPLL回路も同
様の動作をする。ここで加算器１４−２には移相
量設定器１５より加算器１４−１に対するものと
同じ正の電圧が与えられるので、VCO１３−２
は位相比較器１１−２より位相θだけ進んだもの
となる。従つて発振器１０よりも位相は2θだけ進
み、周波数は発振周波数fcに等しい信号が出力端
子１６−２より得られる。この信号が基準になる
ため次段のPLL回路も同じ動作を行ない更にθ
だけ位相の進んだ信号が出力端子１６−８より得
られる。第４図はこの状態を示すものであつて発
振器１０の出力に対して順次位相がkθ（ｋ＝１、
２、…、ｎ）進んだ信号が各出力端子１６−１，
１６−２，…，１６−ｎより得られる。移相量設
定器１５の出力電圧を連続的に可変することによ
りθの大きさも連続的に変えることができ、又移
相量設定器１５の出力を負にすれば各出力端子１
６−１，１６−２…より順次所定量だけ位相の遅
れた信号が得られる。
以上詳細に説明したように本願の発明によれば
従来のように高周波用水晶や複雑なデイジタル回
路を用いることなく比較的簡単な構成で連続的に
位相の変化量を変えることができる。又位相の遅
進を切換えることも単に移相量設定器の電圧の正
負を変えればよいので極めて容易である。
従来のように高周波用水晶や複雑なデイジタル回
路を用いることなく比較的簡単な構成で連続的に
位相の変化量を変えることができる。又位相の遅
進を切換えることも単に移相量設定器の電圧の正
負を変えればよいので極めて容易である。
尚本発明に用いたPLLは二入力が同相の場合
にロツクのかかる位相比較器を用いているが、電
圧制御発振器の出力側に適当な移送器を用いてそ
の移相器出力とPLL入力とが同相になる場合に
ロツクされるようにしてもよい。その場合位相比
較器は例えば90゜の位相差でロツクのかかるもの
を用いることができる。
にロツクのかかる位相比較器を用いているが、電
圧制御発振器の出力側に適当な移送器を用いてそ
の移相器出力とPLL入力とが同相になる場合に
ロツクされるようにしてもよい。その場合位相比
較器は例えば90゜の位相差でロツクのかかるもの
を用いることができる。
第１図はサイドルツキングソナーの振動子を示
す構成図、第２図は従来の位相制御回路のブロツ
ク図、第３図は本発明の一実施例を示す位相制御
回路のブロツク図、第４図は第３図の位相制御回
路の入出力波形を示すグラフである。 １０……発振器、１１−１，１１−２……位相
比較器、１２−１，１２−２……ローパスフイル
タ、１３−１，１３−２……電圧制制発振器、１
４−１，１４−２……加算器、１５……移相量設
定器。
す構成図、第２図は従来の位相制御回路のブロツ
ク図、第３図は本発明の一実施例を示す位相制御
回路のブロツク図、第４図は第３図の位相制御回
路の入出力波形を示すグラフである。 １０……発振器、１１−１，１１−２……位相
比較器、１２−１，１２−２……ローパスフイル
タ、１３−１，１３−２……電圧制制発振器、１
４−１，１４−２……加算器、１５……移相量設
定器。
Claims (1)
- 【特許請求の範囲】 １ 基準信号と電圧制御発振器の出力との位相を
比較して位相差に応じた電圧を発生する位相比較
器とこの位相比較器の出力電圧に応じた周波数の
信号を出力する電圧制御発振器とを有してなる複
数個のフエーズロツクドループ回路を、前段の電
圧制御発振器の出力が後段の位相比較器の基準信
号となるように互いに縦続接続するよう構成する
と共に、所望の位相の変化量に対応した電圧を与
える移相量設定器と、上記各フエーズロツクドル
ープ回路中に各位相比較器の出力電圧と上記移相
量設定器の出力電圧を加算する加算器とを具備し
てなることを特徴とする位相制御回路。 ２ 前記フエーズロツクドループ回路は位相比較
器の二つの入力が同相である場合にロツクされる
ものであることを特徴とする特許請求の範囲第１
項記載の位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11381780A JPS5738031A (en) | 1980-08-18 | 1980-08-18 | Phase controlling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11381780A JPS5738031A (en) | 1980-08-18 | 1980-08-18 | Phase controlling circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5738031A JPS5738031A (en) | 1982-03-02 |
| JPH0154894B2 true JPH0154894B2 (ja) | 1989-11-21 |
Family
ID=14621785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11381780A Granted JPS5738031A (en) | 1980-08-18 | 1980-08-18 | Phase controlling circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5738031A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633515A (ja) * | 1986-06-24 | 1988-01-08 | Matsushita Electric Ind Co Ltd | デイジタル位相同期回路 |
| JP4757181B2 (ja) * | 2006-12-05 | 2011-08-24 | アンリツ株式会社 | 信号発生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510271A (en) * | 1978-07-07 | 1980-01-24 | Mitsubishi Electric Corp | Generator for phase synchronizing signal |
-
1980
- 1980-08-18 JP JP11381780A patent/JPS5738031A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5738031A (en) | 1982-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6005420A (en) | Frequency multiplying circuit having a greater multiplying ratio | |
| US4835491A (en) | Clock signal generation | |
| JPH0548446A (ja) | 半導体集積回路 | |
| JPH0795071A (ja) | 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ | |
| US4060773A (en) | Frequency modulation system | |
| US4463321A (en) | Delay line controlled frequency synthesizer | |
| JPH0154894B2 (ja) | ||
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JP2758443B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JP3077151B2 (ja) | 周波数合成方式と周波数合成器 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPS6333739B2 (ja) | ||
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JPH0528830Y2 (ja) | ||
| JPH0727701Y2 (ja) | 広帯域ｐｌｌ回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPS5912217B2 (ja) | ディジタル型鋸歯状波フェイズロックル−プ | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH09246967A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0311960Y2 (ja) | ||
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JP2834740B2 (ja) | 周波数シンセサイザ |