JPH0163227U - - Google Patents
Info
- Publication number
- JPH0163227U JPH0163227U JP1987156566U JP15656687U JPH0163227U JP H0163227 U JPH0163227 U JP H0163227U JP 1987156566 U JP1987156566 U JP 1987156566U JP 15656687 U JP15656687 U JP 15656687U JP H0163227 U JPH0163227 U JP H0163227U
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output
- setting
- signal
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims 2
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Electronic Switches (AREA)
Description
第1図は本考案の第1実施例のタイマ装置の回
路図、第2図は同、タイマ装置のセツト時の作動
を示すタイムチヤート、第3図は同、タイマ装置
のキヤンセル時の作動を示すタイムチヤート、第
4図は本考案の第2実施例のタイマ装置の回路図
、第5図は従来のタイマ回路の回路図、第6図は
従来のタイマ用ICを用いたタイマ装置の回路図
である。 10……タイマIC(比較判定手段)、P1…
…接地端子、P2……トリガ端子、P3……出力
端子、P4……リセツト端子、P5……制御端子
、P6……スレシヨルド端子、P7……放電端子
、P8……電源端子、CM1……第1コンパレー
タ(第1比較手段)、CM2……第2コンパレー
タ(第2比較手段)、FF……RSフリツプフロ
ツプ(出力手段)、20……遅延スイツチ(スイ
ツチ手段)、21……第1スイツチ、21a……
第1固定接点、21b……第1固定接点、21c
……第1可動接点、22……第2スイツチ、22
a……第2固定接点、22b……第2固定接点、
22c……第2可動接点、30……遅延手段、4
0……第1設定手段、50……第2設定手段、6
0……減光回路、70……スイツチ(スイツチ手
段)、L……ヒータ、RY……リレー、+B……
電源。
路図、第2図は同、タイマ装置のセツト時の作動
を示すタイムチヤート、第3図は同、タイマ装置
のキヤンセル時の作動を示すタイムチヤート、第
4図は本考案の第2実施例のタイマ装置の回路図
、第5図は従来のタイマ回路の回路図、第6図は
従来のタイマ用ICを用いたタイマ装置の回路図
である。 10……タイマIC(比較判定手段)、P1…
…接地端子、P2……トリガ端子、P3……出力
端子、P4……リセツト端子、P5……制御端子
、P6……スレシヨルド端子、P7……放電端子
、P8……電源端子、CM1……第1コンパレー
タ(第1比較手段)、CM2……第2コンパレー
タ(第2比較手段)、FF……RSフリツプフロ
ツプ(出力手段)、20……遅延スイツチ(スイ
ツチ手段)、21……第1スイツチ、21a……
第1固定接点、21b……第1固定接点、21c
……第1可動接点、22……第2スイツチ、22
a……第2固定接点、22b……第2固定接点、
22c……第2可動接点、30……遅延手段、4
0……第1設定手段、50……第2設定手段、6
0……減光回路、70……スイツチ(スイツチ手
段)、L……ヒータ、RY……リレー、+B……
電源。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 入力信号に応じ第1の状態と第2の状態の
何れか一方をとり第1の状態と第2の状態とで高
低異なるレベルの信号を出力する出力手段と、第
1の入力信号を入力して第1の基準値と比較し該
第1の基準値を超えたときは前記出力手段を第2
の状態に反転する第1比較手段と、第2の入力信
号を入力して前記第1の基準値より低レベルの第
2の基準値と比較し該第2の基準値を下回つたと
きは前記出力手段を第1の状態に反転する第2比
較手段とを有する比較判定手段と、該比較判定手
段への入力信号をオンオフ制御するスイツチ手段
と、該スイツチ手段を介し前記出力手段の出力信
号を入力端から導入し所定値に至るまで蓄積し、
前記スイツチ手段の作動に応じ所定時間で放出し
て蓄積値に応じた信号を前記入力端から前記第1
比較手段に前記第1の入力信号として出力すると
共に前記第2比較手段に前記第2の入力信号とし
て出力する遅延手段と、前記スイツチ手段を介し
て接続される前記出力手段と前記遅延手段の前記
入力端との間に介装し、前記スイツチ手段の作動
に応じ前記所定値を前記出力手段の高レベル出力
信号より低く且つ前記第1の基準値より高レベル
に設定する第1設定手段と、前記遅延手段の前記
入力端に接続し前記遅延手段に蓄積された信号の
放出完了後に前記第2比較手段に前記第2の入力
信号として出力される出力信号を前記第2の基準
値より低レベルの所定値に維持する第2設定手段
とを備えたことを特徴とするタイマ装置。 (2) 前記スイツチ手段が、第1のスイツチと該
第1のスイツチに連動し該第1のスイツチに対し
遅延して閉成し先行して開放する第2のスイツチ
とを備え、前記第1のスイツチを介して前記出力
手段を前記第1比較手段の前記第1の基準値を設
定する入力端子に共通に接続し、前記第2のスイ
ツチを介して前記第1設定手段を前記遅延手段の
入力端に接続し、且つ前記第1設定手段を前記出
力手段に接続してなり、前記第1設定手段が前記
出力手段の出力を所定の割合で分圧する複数の抵
抗を備えたこと特徴とする実用新案登録請求の範
囲第1項記載のタイマ装置。 (3) 前記第2設定手段が前記遅延手段の入力端
と前記第2比較手段との間に介装したツエナーダ
イオードであることを特徴とする実用新案登録請
求の範囲第2項記載のタイマ装置。 (4) 前記スイツチ手段が、共通固定接点を有す
ると共に、第1固定接点との間で継続する第1可
動接点と、第2固定接点との間で継続し前記第1
可動接点と連動する第2可動接点とを有するスイ
ツチから成り、前記共通固定接点を前記第1比較
手段の前記第1の基準値を設定する入力端子に共
通に接続すると共に、前記第1固定接点を前記出
力手段に接続し、前記第2固定接点を前記第1設
定手段を介して前記遅延手段の入力端に接続して
なり、前記第1設定手段及び前記第2設定手段が
アノード側を前記遅延手段の入力端にカソード側
を前記共通固定接点に接続したダイオードを含む
ことを特徴とする実用新案登録請求の範囲第1項
記載のタイマ装置。 (5) 前記遅延手段が、コンデンサと該コンデン
サが蓄積した電荷を放電する抵抗とからなること
を特徴とする実用新案登録請求の範囲第1項乃至
第4項の何れか1項に記載のタイマ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987156566U JPH051157Y2 (ja) | 1987-10-13 | 1987-10-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987156566U JPH051157Y2 (ja) | 1987-10-13 | 1987-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0163227U true JPH0163227U (ja) | 1989-04-24 |
| JPH051157Y2 JPH051157Y2 (ja) | 1993-01-13 |
Family
ID=31435221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987156566U Expired - Lifetime JPH051157Y2 (ja) | 1987-10-13 | 1987-10-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH051157Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50108862A (ja) * | 1974-01-31 | 1975-08-27 | ||
| JPS56145145U (ja) * | 1980-03-31 | 1981-11-02 |
-
1987
- 1987-10-13 JP JP1987156566U patent/JPH051157Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50108862A (ja) * | 1974-01-31 | 1975-08-27 | ||
| JPS56145145U (ja) * | 1980-03-31 | 1981-11-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH051157Y2 (ja) | 1993-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0370759B1 (en) | Adapter for mounting a portable telephone on a vehicle | |
| JPH02116144U (ja) | ||
| EP0323221B1 (en) | Instantaneous voltage drop detector for dc power source | |
| US5146250A (en) | External power source for electronic flash | |
| GB1213468A (en) | Circuit arrangement for delayed connection of a high-voltage supply to a magnetron | |
| JPS587725Y2 (ja) | パルス遅延回路 | |
| SU1432763A1 (ru) | Устройство управлени симметричным тиристором | |
| GB1570424A (en) | Patch eord timer | |
| JPS6430430A (en) | Power source circuit | |
| SU734871A1 (ru) | Релаксационный формирователь импульсов | |
| JPS6123897Y2 (ja) | ||
| JPH036034Y2 (ja) | ||
| KR830000294Y1 (ko) | 개로시 지연 타이머 | |
| JPH0242519Y2 (ja) | ||
| JPH04417Y2 (ja) | ||
| JPS6224998Y2 (ja) | ||
| JPS6199411A (ja) | 単一パルス発生回路 | |
| JPS6277926U (ja) | ||
| JPS6438664A (en) | Holding circuit | |
| JPH0466829U (ja) | ||
| JPS5482646A (en) | Surge control circuit | |
| JPH02143840U (ja) | ||
| JPS61111090A (ja) | リモ−トコントロ−ル受信機 | |
| JPH0273893U (ja) | ||
| JPH0288384U (ja) |