JPH036034Y2 - - Google Patents
Info
- Publication number
- JPH036034Y2 JPH036034Y2 JP2436382U JP2436382U JPH036034Y2 JP H036034 Y2 JPH036034 Y2 JP H036034Y2 JP 2436382 U JP2436382 U JP 2436382U JP 2436382 U JP2436382 U JP 2436382U JP H036034 Y2 JPH036034 Y2 JP H036034Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- output
- flop
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案はＴ型フリツプフロツプ回路の優先値設
定回路に関するもである。
定回路に関するもである。
従来より抵抗器２及びコンデンサ３からなる微
分回路を介して信号を加える第１図の様なＴフリ
ツプフロツプ回路が知られている。この回路の出
力端子にリレー等の負荷を接続し、プツシユ・プ
ツシユスイツチ７をオンオフすることにより図示
せぬ負荷を電子的に切換えることが出来る。この
様なフリツプフロツプ回路は一般には電源投入直
後の出力端でのレベルは一定とならない。
分回路を介して信号を加える第１図の様なＴフリ
ツプフロツプ回路が知られている。この回路の出
力端子にリレー等の負荷を接続し、プツシユ・プ
ツシユスイツチ７をオンオフすることにより図示
せぬ負荷を電子的に切換えることが出来る。この
様なフリツプフロツプ回路は一般には電源投入直
後の出力端でのレベルは一定とならない。
本考案はＴ型フリツプフロツプのこの様な欠点
を改良するものであり、以下第２図に示す本考案
の一実施例に従つて詳細に説明する。第２図は第
１図にトリガ発生器１０、ナンド回路９、ダイオ
ード８及びスイツチ１１からなる優先回路を附加
したものであり、それ以外の構成は第１図と同様
である。以上の構成に於て電源投入直後は出力端
子６のレベルはＨ又はＬのどちらかに瞬時決定さ
れる。今、スイツチ１１がフリツプフロツプ５の
Ｑ出力端子６の側を選択しているときについて考
える。仮に出力端子６がＨレベルになると優先回
路のNAND回路９の入力端子Ｂには電源投入後
１発だけＨのトリガを発生させるトリガ発生器１
０が接続されているので、上述の場合は電源投入
直後にＡ、Ｂ両入力端子がＨレベルになる。従つ
てNAND回路９の出力端子はＬレベルになり、
等価的にスイツト７を押したのと全く同様に、フ
リツプフロツプ５は反転してＬレベルになる。出
力端子６のレベルが電源投入直後Ｌレベルであれ
ばNAND回路９はトリガー発生器１０のトリガ
ーが入力端子Ｂに入つてもNAND回路９の出力
端子はＨレベルのままであり、フリツプフロツプ
５は反転せず出力端子６はＬレベルのまま保持さ
れる、この様にいずれの場合も電源投入直後の出
力端子６のレベルはＬレベルとなる。なお出力端
子６が一瞬Ｈレベルとなることがあるが、極めて
短時間であるからフイルタ等により容易に除去出
来る。次にスイツチ１１がの側を選択している
ときは上述とは逆に出力がＬレベルとなる様に
動作し、この結果、フリツプフロツプ５のＱ出力
端子６の電源投入直後のレベルはＨレベルとな
る。
を改良するものであり、以下第２図に示す本考案
の一実施例に従つて詳細に説明する。第２図は第
１図にトリガ発生器１０、ナンド回路９、ダイオ
ード８及びスイツチ１１からなる優先回路を附加
したものであり、それ以外の構成は第１図と同様
である。以上の構成に於て電源投入直後は出力端
子６のレベルはＨ又はＬのどちらかに瞬時決定さ
れる。今、スイツチ１１がフリツプフロツプ５の
Ｑ出力端子６の側を選択しているときについて考
える。仮に出力端子６がＨレベルになると優先回
路のNAND回路９の入力端子Ｂには電源投入後
１発だけＨのトリガを発生させるトリガ発生器１
０が接続されているので、上述の場合は電源投入
直後にＡ、Ｂ両入力端子がＨレベルになる。従つ
てNAND回路９の出力端子はＬレベルになり、
等価的にスイツト７を押したのと全く同様に、フ
リツプフロツプ５は反転してＬレベルになる。出
力端子６のレベルが電源投入直後Ｌレベルであれ
ばNAND回路９はトリガー発生器１０のトリガ
ーが入力端子Ｂに入つてもNAND回路９の出力
端子はＨレベルのままであり、フリツプフロツプ
５は反転せず出力端子６はＬレベルのまま保持さ
れる、この様にいずれの場合も電源投入直後の出
力端子６のレベルはＬレベルとなる。なお出力端
子６が一瞬Ｈレベルとなることがあるが、極めて
短時間であるからフイルタ等により容易に除去出
来る。次にスイツチ１１がの側を選択している
ときは上述とは逆に出力がＬレベルとなる様に
動作し、この結果、フリツプフロツプ５のＱ出力
端子６の電源投入直後のレベルはＨレベルとな
る。
以上の様に本考案によれば、電源投入直後のＴ
フリツプフロツプの出力レベルをあらかじめ定め
ることが出来るという優れた効果を得ることが出
来る。
フリツプフロツプの出力レベルをあらかじめ定め
ることが出来るという優れた効果を得ることが出
来る。
第１図は従来例を示す回路図、第２図は本考案
の一実施例を示す回路図である。 図中、５はフリツプフロツプ、９はナンド回
路、１０はトリガ回路である。
の一実施例を示す回路図である。 図中、５はフリツプフロツプ、９はナンド回
路、１０はトリガ回路である。
Claims (1)
- 入力信号パルスの到来毎に反転するＴフリツプ
フロツプ回路と、電源投入直後にトリガパルスを
発生するトリガ回路と、上記Ｔフリツプフロツプ
回路の出力端のＱ又はを選択するスイツチと、
上記スイツチによつて選択した出力と上記トリガ
回路の出力とを入力したNAND回路と、NAND
回路の出力を反転せしめて上記Ｔフリツプフロツ
プ回路の入力に加える反転回路とを具備し、上記
スイツチで所望の出力状態に上記Ｔフリツプフロ
ツプ回路の出力を設定するようにしたことを特徴
とする優先回路を有するＴフリツプフロツプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2436382U JPS58129744U (ja) | 1982-02-23 | 1982-02-23 | 優先回路を有するｔフリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2436382U JPS58129744U (ja) | 1982-02-23 | 1982-02-23 | 優先回路を有するｔフリツプフロツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58129744U JPS58129744U (ja) | 1983-09-02 |
| JPH036034Y2 true JPH036034Y2 (ja) | 1991-02-15 |
Family
ID=30036368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2436382U Granted JPS58129744U (ja) | 1982-02-23 | 1982-02-23 | 優先回路を有するｔフリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129744U (ja) |
-
1982
- 1982-02-23 JP JP2436382U patent/JPS58129744U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58129744U (ja) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036034Y2 (ja) | ||
| EP0291360A3 (en) | Asynchronous flip-flop | |
| JPS57123474A (en) | Integral network | |
| JPH058609B2 (ja) | ||
| JPS6183336U (ja) | ||
| JPS6236146Y2 (ja) | ||
| JPS6117175B2 (ja) | ||
| JPS62161416U (ja) | ||
| JPS61156332U (ja) | ||
| JPH02111926U (ja) | ||
| JPH0344923U (ja) | ||
| JPS62199684U (ja) | ||
| JPH021927U (ja) | ||
| JPS59171435U (ja) | カウンタ−用クロツク制御回路 | |
| JPS62147929U (ja) | ||
| JPH01177612U (ja) | ||
| JPS593733U (ja) | 過電流継電器 | |
| JPH02149425U (ja) | ||
| JPS61116437U (ja) | ||
| JPH0450926U (ja) | ||
| JPH0485633U (ja) | ||
| JPS643400U (ja) | ||
| JPS5857965U (ja) | 信号発生器 | |
| JPS6295340U (ja) | ||
| JPS6349828U (ja) |