JPH0191441A - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置Info
- Publication number
- JPH0191441A JPH0191441A JP62250125A JP25012587A JPH0191441A JP H0191441 A JPH0191441 A JP H0191441A JP 62250125 A JP62250125 A JP 62250125A JP 25012587 A JP25012587 A JP 25012587A JP H0191441 A JPH0191441 A JP H0191441A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light
- laser
- deposition
- lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細な凹凸を有する基板とに低温で薄膜を堆積
し平坦化する半導体装置の製造方法およびそれに用いる
半導体製造装置に関する。
し平坦化する半導体装置の製造方法およびそれに用いる
半導体製造装置に関する。
従来の技術
ＬＳＩの集積度が増すにつれ、配線を多層に積み重ねる
技術が用いられている。層間絶縁膜を平坦化する方法と
しては、従来、Ｓ ＯＧ （Ｓｐｉｎ ｏｎｇｌａｓｓ
）の塗布法や、絶縁膜を高周波ヌパソタ法で堆積する
ときに基板側にもセルフバイアヌがかかるように高周波
電力を印加することにより、基板上で絶縁膜をエツチン
グしながら堆積するパイアノスパッタ法、及び第３図四
〜（５）に示すように、ＣＶＤ法とレジストを用いて平
坦化した後、レジストと絶縁膜を同じ速度でエツチング
し、次に層間絶縁膜を堆積するエッチバック法等が用い
られている。第３図において、５ｏは８１基板、６２は
Ａｌ配線、５４．６０ ？′ｉ、ＣＶ Ｄ Ｓ １０
２ Ｂ、５６゜５８はレジスト膜である。
技術が用いられている。層間絶縁膜を平坦化する方法と
しては、従来、Ｓ ＯＧ （Ｓｐｉｎ ｏｎｇｌａｓｓ
）の塗布法や、絶縁膜を高周波ヌパソタ法で堆積する
ときに基板側にもセルフバイアヌがかかるように高周波
電力を印加することにより、基板上で絶縁膜をエツチン
グしながら堆積するパイアノスパッタ法、及び第３図四
〜（５）に示すように、ＣＶＤ法とレジストを用いて平
坦化した後、レジストと絶縁膜を同じ速度でエツチング
し、次に層間絶縁膜を堆積するエッチバック法等が用い
られている。第３図において、５ｏは８１基板、６２は
Ａｌ配線、５４．６０ ？′ｉ、ＣＶ Ｄ Ｓ １０
２ Ｂ、５６゜５８はレジスト膜である。
発明が解決しようとする問題点
しかしＳＯＧは１μｍ程度の厚さではグラツクが発生す
るという問題がある。また、バイアスバッタ法ではプラ
ズマが素子特性を損傷する恐れがある。エッチバック法
は工程が複雑であシ、また一般的にＡ４配線上に絶縁膜
を形成する方法としてプラズマＣＶＤ法がよく用いられ
ているが、配線間隔が微細になるにつれ、プラズマＣＶ
Ｄのステップ・カバレッジが良くないためにエッチバッ
ク法を用いてもボイドが発生するという問題もある。
るという問題がある。また、バイアスバッタ法ではプラ
ズマが素子特性を損傷する恐れがある。エッチバック法
は工程が複雑であシ、また一般的にＡ４配線上に絶縁膜
を形成する方法としてプラズマＣＶＤ法がよく用いられ
ているが、配線間隔が微細になるにつれ、プラズマＣＶ
Ｄのステップ・カバレッジが良くないためにエッチバッ
ク法を用いてもボイドが発生するという問題もある。
またバイアススパッタ法と同様にプラズマによるダメー
ジも問題となる。光ＣＶＤ法はプラズマＣＶＤ法に比ベ
ステップ、カバレッジも良く、ダメージも少ないが、光
ＣＶＤ法だけでは下地の段差がそのまま反映されるため
平坦化できない。
ジも問題となる。光ＣＶＤ法はプラズマＣＶＤ法に比ベ
ステップ、カバレッジも良く、ダメージも少ないが、光
ＣＶＤ法だけでは下地の段差がそのまま反映されるため
平坦化できない。
本発明は、このような従来の問題に鑑み、これらの問題
を解決した半導体製造装置及びそれを用いた半導体装置
の製造方法を提供することを目的とする。
を解決した半導体製造装置及びそれを用いた半導体装置
の製造方法を提供することを目的とする。
問題点を解決するための手段
本発明は、かかる問題点を解決すべく、基板に対しその
光が垂直に入射するように位置する第１の光源としての
レーザーと、前記レーザーと前記基板の間に位置し前記
基板の凹部にのみ前記レーザー光が入射するようにパタ
ーンの描かれたマスクと、第２の光源としてのランプと
から構成される光源を有する装置を用いる。そして、こ
の装置を用いて前記レーザー光と前記マスクによる前記
基板の凹部への薄膜の選択堆積と前記ランプ光による前
記基板上への薄膜の全面堆積の組合せによシ、凹凸を有
する前記基板上に平坦な薄膜を堆積することを特徴とす
る、光励起方式による半導体製造装置を提供し、さらに
は、その半導体製造装置を用いた、凹凸を有する半導体
基板上の凹部に第１の薄膜を選択的に堆積する工程と、
前記半導体基板上全面に第２の薄膜を堆積する工程とを
備え、前記第１及び第２の薄膜によシ前記半導体基板上
を平坦化することを特徴とする半導体装置の製造方法を
提供する。
光が垂直に入射するように位置する第１の光源としての
レーザーと、前記レーザーと前記基板の間に位置し前記
基板の凹部にのみ前記レーザー光が入射するようにパタ
ーンの描かれたマスクと、第２の光源としてのランプと
から構成される光源を有する装置を用いる。そして、こ
の装置を用いて前記レーザー光と前記マスクによる前記
基板の凹部への薄膜の選択堆積と前記ランプ光による前
記基板上への薄膜の全面堆積の組合せによシ、凹凸を有
する前記基板上に平坦な薄膜を堆積することを特徴とす
る、光励起方式による半導体製造装置を提供し、さらに
は、その半導体製造装置を用いた、凹凸を有する半導体
基板上の凹部に第１の薄膜を選択的に堆積する工程と、
前記半導体基板上全面に第２の薄膜を堆積する工程とを
備え、前記第１及び第２の薄膜によシ前記半導体基板上
を平坦化することを特徴とする半導体装置の製造方法を
提供する。
作用
本発明は上記構成により、次のように作用する。
■ レーザー光ＣＶＤ法による基板凹部への選択的堆積
とランプ光ＣＶＤ法による基板全面への堆積を組合せる
ことによって、平坦化できる。
とランプ光ＣＶＤ法による基板全面への堆積を組合せる
ことによって、平坦化できる。
■ レーザー光ＣＶＤ法による選択堆積に用いるマスク
パターンを変えることによシ、基板のどのような凹凸形
状にも対応できる。
パターンを変えることによシ、基板のどのような凹凸形
状にも対応できる。
■ 光ＣＶＤ法を用いているので、バイアススパッタ法
のようにプラズマが素子特性を損傷する恐れは無い。ま
た、低温で堆積できるのでＡｄ配線上への膜堆積に適用
できる。
のようにプラズマが素子特性を損傷する恐れは無い。ま
た、低温で堆積できるのでＡｄ配線上への膜堆積に適用
できる。
■ 同一装置内での堆積工程だけで平坦化できるのでエ
ッチバック法に比ベニ程か簡略化できる。
ッチバック法に比ベニ程か簡略化できる。
実施例
まず、はじめに本発明方法に用いる半導体製造装置の構
成例について第１図を用いて説明する。
成例について第１図を用いて説明する。
第１図へは、基板１２に入射光が垂直に当たるように位
置する第１の光源としてのレーザー２と、選択堆積を行
うために所望の領域の入射光を遮断するマスク４と、第
２の光源としての水銀ランプ６と、ランプ効率を向上す
るため水銀ランプの周囲に位置するミラー８と、光透過
窓１ｏと、基板１２を加熱するためのヒーター１４を有
し基板１２を固定するサセプタ１８と、膜の堆積を行う
反応室１６と、原料ガスの導入系及び反応ガスの排気系
とから構成された光ＣＶＤ装置である。
置する第１の光源としてのレーザー２と、選択堆積を行
うために所望の領域の入射光を遮断するマスク４と、第
２の光源としての水銀ランプ６と、ランプ効率を向上す
るため水銀ランプの周囲に位置するミラー８と、光透過
窓１ｏと、基板１２を加熱するためのヒーター１４を有
し基板１２を固定するサセプタ１８と、膜の堆積を行う
反応室１６と、原料ガスの導入系及び反応ガスの排気系
とから構成された光ＣＶＤ装置である。
この構造によれば、同一反応室内においてレーザー光に
よる選択堆積とランプ光による全面堆積を連続しである
いは同時に行える。
よる選択堆積とランプ光による全面堆積を連続しである
いは同時に行える。
あるいは、第１図（至）は、第１の光源としてのレーザ
ー２と、選択堆積を行うために所望の領域の入射光を遮
断するマスク４と、第１の光透過窓１０Ａと、基板１２
Ａを加熱するための第１のヒーター１４Ａと、基板１２
Ａを固定するサセプタ１８Ａと、原料ガスの導入系及び
反応ガスの排気系とを有し、選択的膜堆積を行うための
第１の反応室１６Ａと、第２の光源としての水銀ランプ
６と、ランプ効率を向上するだめのミラー８と、第２の
光透過窓１０Ｂと、基板１２Ｂを加熱するための第２の
ヒーター１４Ｂと、基板１２Ｂを固定するサセプタ１８
Ｂと、原料ガスの導入系及び反応ガスの排気系とを有し
、基板１２Ｂ全面に膜堆積を行うための第２の反応室と
から構成された光ＣＶＤ装置である。
ー２と、選択堆積を行うために所望の領域の入射光を遮
断するマスク４と、第１の光透過窓１０Ａと、基板１２
Ａを加熱するための第１のヒーター１４Ａと、基板１２
Ａを固定するサセプタ１８Ａと、原料ガスの導入系及び
反応ガスの排気系とを有し、選択的膜堆積を行うための
第１の反応室１６Ａと、第２の光源としての水銀ランプ
６と、ランプ効率を向上するだめのミラー８と、第２の
光透過窓１０Ｂと、基板１２Ｂを加熱するための第２の
ヒーター１４Ｂと、基板１２Ｂを固定するサセプタ１８
Ｂと、原料ガスの導入系及び反応ガスの排気系とを有し
、基板１２Ｂ全面に膜堆積を行うための第２の反応室と
から構成された光ＣＶＤ装置である。
この構造によれば、第１図式に示す装置のように、レー
ザー光による選択堆積とランプ光による全面堆積を同時
に行うことはできないが、レーザー光ＣＶＤとランプ光
ＣＶＤとに用いる光透過窓が異なるため、光透過窓にも
膜堆積が起こるために膜の堆積速度が低下する度合は、
第１図（Ｂ）に示す装置は第１図四に示す装置に比べ少
ないという利点がある。
ザー光による選択堆積とランプ光による全面堆積を同時
に行うことはできないが、レーザー光ＣＶＤとランプ光
ＣＶＤとに用いる光透過窓が異なるため、光透過窓にも
膜堆積が起こるために膜の堆積速度が低下する度合は、
第１図（Ｂ）に示す装置は第１図四に示す装置に比べ少
ないという利点がある。
さらには１本発明の半導体製造装置を用いた半導体装置
の製造方法の実施例を具体例に基づいて説明する。
の製造方法の実施例を具体例に基づいて説明する。
第２図四〜（ｑは本発明による実施例で２層配線の製造
工程を示す。８１基板１００に回路素子が作成され、Ａ
ｌによってパッドや配線等となる第１の導体１０２Ａ〜
１０２Ｃが形成されている。
工程を示す。８１基板１００に回路素子が作成され、Ａ
ｌによってパッドや配線等となる第１の導体１０２Ａ〜
１０２Ｃが形成されている。
まず、第２図へのように、Ａ４配線１０２の間隔が１μ
ｍ以上の広い部分のＳｉ基板１００上にレーザー光ＣＶ
Ｄ法により選択的に絶縁膜としての第１の８１０２膜パ
ｐ−７１０４をＡｄ配線１０２よりも少し厚く形成する
。この時、例えば１μｍの厚さのＳ ｉＯ２膜を形成し
たとすると、レーザー光のマスクパターン端部より２〜
３μｍ程度の広がシでなだらかな傾斜を有するＳ １０
２膜パターンとなっている。次に第２図（Ｉ３）のよう
に、ランプ光ＣＶＤ法によりＳｔ基板１ｏＯ上全面に第
２の５１０２膜１０６を１μｍ程度形成して、はぼ平坦
な層間絶縁膜が形成される。その後、Ｓ ｚ ０２膜１
０４ 、１０６の所望の領域をエツチングしてヌル−ホ
ールを形成し、次に第２の導体として（７ｆｉｌ配線１
０８を形成して第２図（ｑのように２層配線が得られる
。
ｍ以上の広い部分のＳｉ基板１００上にレーザー光ＣＶ
Ｄ法により選択的に絶縁膜としての第１の８１０２膜パ
ｐ−７１０４をＡｄ配線１０２よりも少し厚く形成する
。この時、例えば１μｍの厚さのＳ ｉＯ２膜を形成し
たとすると、レーザー光のマスクパターン端部より２〜
３μｍ程度の広がシでなだらかな傾斜を有するＳ １０
２膜パターンとなっている。次に第２図（Ｉ３）のよう
に、ランプ光ＣＶＤ法によりＳｔ基板１ｏＯ上全面に第
２の５１０２膜１０６を１μｍ程度形成して、はぼ平坦
な層間絶縁膜が形成される。その後、Ｓ ｚ ０２膜１
０４ 、１０６の所望の領域をエツチングしてヌル−ホ
ールを形成し、次に第２の導体として（７ｆｉｌ配線１
０８を形成して第２図（ｑのように２層配線が得られる
。
５ｉ０２ 膜パターン１０４を形成することによシ、Ｓ
ｔ基板１ｏｏ上には幅１μｍ以内の凹部しか存在しなく
なるため、５１０２膜１０６を１μｍ程度形成すれば、
表面はほぼ平坦になる。
ｔ基板１ｏｏ上には幅１μｍ以内の凹部しか存在しなく
なるため、５１０２膜１０６を１μｍ程度形成すれば、
表面はほぼ平坦になる。
平坦な層間絶縁膜が形成されることによシ、上層の配線
を形成した際、断線することが無くなるという効果があ
る。
を形成した際、断線することが無くなるという効果があ
る。
なお、上記第２の実施例においては、レーザー光ＣＶＤ
による第１のＳ ｚ ０２膜パターン１０４の堆積をし
た後ランプ光ＣＶＤによシ第２のＳ１０β１０６を堆積
しているが、膜堆積を同時に行っても平坦なＳ ｚ ０
２膜が堆積できる。また、絶縁膜は、Ｓｉ○以外にＳｉ
３Ｎ４や５ｉｏＮでもよい。
による第１のＳ ｚ ０２膜パターン１０４の堆積をし
た後ランプ光ＣＶＤによシ第２のＳ１０β１０６を堆積
しているが、膜堆積を同時に行っても平坦なＳ ｚ ０
２膜が堆積できる。また、絶縁膜は、Ｓｉ○以外にＳｉ
３Ｎ４や５ｉｏＮでもよい。
まだ、上記第２の実施例は層間絶縁膜の形成について説
明したが、本発明の方法は、それ以外にもトレンチ分離
における絶縁膜の埋込み等、凹凸を有する基板上に平坦
な膜を堆積する工程に適用することができる。
明したが、本発明の方法は、それ以外にもトレンチ分離
における絶縁膜の埋込み等、凹凸を有する基板上に平坦
な膜を堆積する工程に適用することができる。
発明の効果
以上述べてきたように本発明の半導体装置の製造方法お
よび半導体製造装置によれば、次のような効果が得られ
る。
よび半導体製造装置によれば、次のような効果が得られ
る。
■ レーザー光ＣＶＤ法による基板凹部への選択的堆積
とランプ光ＣＶＤ法による基板全面への堆積を組合せる
ことによって、平坦な膜堆積ができる。
とランプ光ＣＶＤ法による基板全面への堆積を組合せる
ことによって、平坦な膜堆積ができる。
■ 光ＣＶＤ法を用いているので、プラズマによる素子
特性の損傷が無い。
特性の損傷が無い。
■ 同一装置内での堆積工程だけで平坦化できるので工
程が簡略でアル。
程が簡略でアル。
■ 多層配線の層間絶縁膜の形成に適用すれば、上層の
配線の断線が防止できる。また、多層配線を実現するこ
とによシ素子の高集積化が計れる。
配線の断線が防止できる。また、多層配線を実現するこ
とによシ素子の高集積化が計れる。
以上のように、本発明は素子にダメージを与えることな
く平坦な絶縁膜を簡易な工程で形成でき、素子の高集積
化並びに信頼性の向上に大きく寄与するものである。
く平坦な絶縁膜を簡易な工程で形成でき、素子の高集積
化並びに信頼性の向上に大きく寄与するものである。
第１図は本発明方法に用いる半導体製造装置を示す概略
断面図、第２図は同半導体製造装置を用いた半導体装置
の製造方法め実施例を説明するための工程断面図、第３
図は従来の平坦化法の１つであるエッチバック法を説明
するだめの工程断面図である。 ２・・・・・・レーザー、４・・・・・・マスク、６・
・・・・・水銀ランプ、１０・・・・・・光透過窓、１
６・・・・・・反応室、１８・・・・・・サセプタ、１
２，５０，１００・・・・・・Ｓｉ 基板、６２ 、１
０２ 、１０８−・−−−−Ａｌ＆ＭＡ、５４，６０゜
１０４ ＊ １０６ ”・・・・ＣＶ Ｄ Ｓ １０
２膜、５６．５８・・・・・・レジスト膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２−
ｍ−し−ヂー ４・−マスク（）ぐグーン有） 乙−水錘乃ンフ。 ８− ミラー ｔｏ −−−−１ｆ、±過−懇 １２・−基板 １４− ヒーター （ハラ ／８／６ 第１図 （Ｂ） ／、！３Ａ ｌ６Ａ ２−ｍ−し−ブ− ４−−−マスク（）ぐグーン腐） ６− 水４艮ランプ ８− ミラー １０−一尤透、逢慈 １２−基板 １４−−−ヒーター １６−及瓦・呈 ／８−”！７”ゼア゛り １８Ｂ １６β ｌθ０−５ｉ基板 ｌθと−Ａｌ百己８養（第１導イネハ゛ターンリｌθ４
−−３ｔ（ｈ膜パターン（レーー尤ＣＶｒ）−３ｄｈｌ
ｊ）１０δＡ ／ＩＺＡ／（７２８１Ｒｃ ５０−−− Ｓｉ基板 ５２−Ａｆ西已線 ５４−−− ＣＶＤ−８，ｉ、０こ膜（却Ｕ株膜）第
３ 図
断面図、第２図は同半導体製造装置を用いた半導体装置
の製造方法め実施例を説明するための工程断面図、第３
図は従来の平坦化法の１つであるエッチバック法を説明
するだめの工程断面図である。 ２・・・・・・レーザー、４・・・・・・マスク、６・
・・・・・水銀ランプ、１０・・・・・・光透過窓、１
６・・・・・・反応室、１８・・・・・・サセプタ、１
２，５０，１００・・・・・・Ｓｉ 基板、６２ 、１
０２ 、１０８−・−−−−Ａｌ＆ＭＡ、５４，６０゜
１０４ ＊ １０６ ”・・・・ＣＶ Ｄ Ｓ １０
２膜、５６．５８・・・・・・レジスト膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２−
ｍ−し−ヂー ４・−マスク（）ぐグーン有） 乙−水錘乃ンフ。 ８− ミラー ｔｏ −−−−１ｆ、±過−懇 １２・−基板 １４− ヒーター （ハラ ／８／６ 第１図 （Ｂ） ／、！３Ａ ｌ６Ａ ２−ｍ−し−ブ− ４−−−マスク（）ぐグーン腐） ６− 水４艮ランプ ８− ミラー １０−一尤透、逢慈 １２−基板 １４−−−ヒーター １６−及瓦・呈 ／８−”！７”ゼア゛り １８Ｂ １６β ｌθ０−５ｉ基板 ｌθと−Ａｌ百己８養（第１導イネハ゛ターンリｌθ４
−−３ｔ（ｈ膜パターン（レーー尤ＣＶｒ）−３ｄｈｌ
ｊ）１０δＡ ／ＩＺＡ／（７２８１Ｒｃ ５０−−− Ｓｉ基板 ５２−Ａｆ西已線 ５４−−− ＣＶＤ−８，ｉ、０こ膜（却Ｕ株膜）第
３ 図
Claims (2)
- （１）基板に対しその光が垂直に入射するように位置す
る第１の光源としてのレーザーと、前記レーザーと前記
基板の間に位置し前記基板の凹部にのみ前記レーザー光
が入射するようにパターンの描かれたマスクとを用いて
前記基板の凹部に選択的に薄膜を形成する工程と、第２
の光源としてのランプにより前面に薄膜を形成する工程
とを備え、凹凸を有する前記基板上に平坦な薄膜を堆積
するようにした半導体装置の製造方法。 - （２）基板に対しその光が垂直に入射するように位置す
る第１の光源としてのレーザーと、前記レーザーと前記
基板の間に位置し前記基板の凹部にのみ前記レーザー光
が入射するようにパターンの描かれたマスクと、第２の
光源としてのランプとから構成される光源を有し、前記
レーザー光と前記マスクによる前記基板の凹部への選択
堆積と前記ランプ光による前記基板上への全面堆積を行
う半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250125A JPH0191441A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法および半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250125A JPH0191441A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法および半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191441A true JPH0191441A (ja) | 1989-04-11 |
Family
ID=17203194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62250125A Pending JPH0191441A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法および半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0191441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160020031A1 (en) * | 2014-07-18 | 2016-01-21 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same |
-
1987
- 1987-10-02 JP JP62250125A patent/JPH0191441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160020031A1 (en) * | 2014-07-18 | 2016-01-21 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2640174B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0645327A (ja) | 半導体装置の製造方法 | |
| JPH05206128A (ja) | 半導体装置における金属層間絶縁膜の形成方法 | |
| JPS60502179A (ja) | 金属層を相互接続する方法 | |
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| JPH0191441A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH06124948A (ja) | 配線形成方法 | |
| JP2803304B2 (ja) | 絶縁膜を備えた半導体装置の製造方法 | |
| US6214735B1 (en) | Method for planarizing a semiconductor substrate | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP4213491B2 (ja) | 光スイッチング素子の製造方法 | |
| JPS63131546A (ja) | 半導体装置 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JPH0513110B2 (ja) | ||
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2001337241A (ja) | 光導波路の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JPS59139648A (ja) | 半導体装置の製造方法 | |
| GB2026797A (en) | Microelectronic circuit and method of manufacture | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| CN121613555A (zh) | 一种小线宽超高厚度氮化硅波导及其制作方法 | |
| KR19990021110A (ko) | 반도체소자의 평탄화 방법 | |
| JPH0897285A (ja) | 配線層間膜の形成方法 |