JPH0193143A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体基板の製造方法に関するものでおる。

（従来の技術及び問題点） 従来、パワートランジスタ等に使用されるＰチャネルト
ランジスタ及びＮチャネル１〜ランジスタの双方型トラ
ンジスタにおいて、ＰチャネルトランジスタとＮチャネ
ルトランジスタの素子間に空間が必要であったので、画
素子間の間隔を短くしパワー素子を圧縮化するには限度
があった。

（発明の目的） この発明の目的は上記問題点を解消し、素子の圧縮化が
可能な半導体基板を提供することにある。

（問題点を解決するための手段） この発明は上記目的を達成すべく、第１の半導体基板の
主表面に凹凸を形成した後、当該凹凸面に絶縁層を形成
する工程と、第２の半導体基板の主表面に凹凸を形成す
る工程と、前記第１の半導体基板の凹凸面と第２の半導
体基板の凹凸面とを流動性を有する接着材料を介して互
いに嵌合させた後、同接着材料を硬化させることにより
両半゛導体基板の凹凸面が密着した状態で接着させる工
程と、前記第１又は第２の半導体基板の少なくともいず
れか一方の半導体基板の他表面から同半導体基板の不要
部分を除去する工程とを備える半導体基板の製造方法を
その要旨とするものである。

（作用） 第１の半導体基板の主表面に凹凸が形成されるとともに
当該凹凸面に絶縁層が形成され、第２の半導体基板の主
表面に凹凸が形成され、そして、その第１の半導体基板
の凹凸面と第２の半導体基板の凹凸面とが流動性を有す
る接着材料を介して互いに嵌合され、同接着材料を硬化
させることにより同半導体基板の凹凸面が密着した状態
で接着される。さらに、第１又は第２の半導体基板の少
なくともいずれか一方の半導体基板の他表面から同半導
体基板の不要部分が除去される。

その結果、第１及び第２の半導体基板の凹凸部に絶縁層
を介して絶縁された素子形成のための基板が交互に形成
されることになる。

−（実施例〉 以下、この発明を具体化した一実施例を図面に従って説
明する。

第１図（ａ）〜（ｊ　＞は半導体基板の製造工程を説明
するための断面図である。

まず、第１図（ａ）に示すように、−一の３ｉ基板１の
主表面にＮ　層２を形成し、ざらにそのＮ　層２上に絶
縁層としての８１０２層３を積層する。又、別の３ｉ基
板４を用意し、その３ｉ基板４上に前記ＳｉＯ層３が位
置するように両者３．４を対向配置させ両者３，４を接
着する（同図（ｂ））。この接着方法としては、ＢＰＳ
Ｇ等による溶融、又は直接接合あるいはアノ−ディング
ポンデイ、ング等により行なわれる。このように接着さ
れた基板が第１の半導体基板となる。

ざらに、同図（Ｃ）に示すように、この基板の主表面の
所定領域にエツチングにて複数の凹部を形成することに
より凹凸５を形成し、ざらに、その凹凸面（凸面上）に
絶縁層としての５層０２層６を形成する。

一方、同図（ｄ）に示すように、Ｐ−のＳｉ基板７の主
表面に５１０２層８を積層する。そして、別のＳｉ基板
９を用意し、その３ｉ基板９の上に前記５層０２層８が
位置するように両者８，９を対向配置させ両者８．９を
接着する（同図（ｅ））。この接着方法としては、上述
したＢＰＳＧ等による溶融、又は直接接合あるいはアノ
−ディングボンディング等により行なわれる。このよう
に接着された基板が第２の半導体基板となる。

次に、同図（ｆ＞に示すように、この基板７の主表面の
所定領域にエツチングにて複数の凹部を形成することに
より凹凸１０を形成し、その凸部となっている基板７上
面部にＰ−層１１を形成する。さらに、そのＰ−層１１
の上面に絶縁層としての８１０２層１２を積層する。そ
して、同図（Ｑ）に示すように、その上面全面に接着材
料としてのＢＰＳＧ膜１３膜形３する。

続いて、同図（ｈ）に示すように、前記同図（Ｃ）に示
す第１の半導体基板の凹凸面（主表面）と前記同図（ｇ
＞に示す第２の半導体基板の凹凸面（主表面）とを互い
に嵌合させる。−同図（ｈ）においては第１の半導体基
板が下に、第２の半導体基板が上に配置されている。そ
して、この状態から加熱してＢＰＳＧ膜１３膜形３し同
ＢＰＳＧ膜１３を流動化させるとともに再び常温に戻し
硬化させることにより、第１の半導体基板と第２の半導
体基板とを接着する。この熱処理の際、ＢＰＳＧが溶融
し流動化することにより両基板の凹凸面が隙間なく密着
した状態で接着され、その空間（隙間）に絶縁物を埋め
る必要・かない。

このように両基板を接着した後、同図（ｉ＞に示すよう
に、上下両面から３ｉ基板４．９をエツチングし第１及
び第２の半導体基板の不要部分を除去する。この際、素
子を構成しようとする基板に損傷を与えないためにエツ
チング液を用いる。

エツチング後、Ｎ”ｌ１２とコンタクトをとるためのｓ
　＋　ｏ２層３の所定領域をエツチングし、コンタクト
孔１４を形成する。

そして、同図（ｊ）に示すように、下面に蒸着あるいは
スパッタリングによりアルミニウム等の導体材料よりな
る金属部１５層を形成するとともに、上面を研磨する。

そして、第２図に示すように、このように製造した半導
体基板に対しそのＮ−の８１基板１にＮチャネルパワー
トランジスタ１６を、又、Ｐ−のＳｉ基板７にＰチャネ
ルパワートランジスタ１７を交互に形成する。ここで、
１８はＰ拡散層、１９はＮ　拡散層、２０はゲート電極
、２１はソース電極、２２はＮ拡散層、２３はＰ　拡散
層、２４はゲート電極、２５はソース電極、２６はドレ
イン電極である。

このように本実施例においては、凹凸形状の２つの異な
る導電型名基板に対し絶縁層（Ｓｉ０２）３．６．１２
−にて各素子となる基板が横方向に絶縁された状態で配
置されているので、素子間の距離を非常に短くすること
ができＰチャネル及びＮチャネルトランジスタ素子で連
続的に構成されたパワーデバイスの縮小化が可能となる
。又、２っの異なる導電型基板の接着により絶縁物で完
全に独立したＮ型及びＰ型基板を構成するため奇生素子
を作らず、そして、互いの素子の影響を受けにくく、そ
れぞれ安定した作動をする素子を小型に作ることができ
る。

又、その凹凸形状を変えることにより各素子構成の基板
面積を規則的に、あるいは不規則的に並べることができ
る。さらに、同様に、凹凸形状を変えることにより所望
の面積を持つ基板を選択的に製造することができる。さ
らには、同半導体基板を用いて素子の三次元化も可能と
なる。

又、両基板の凹凸面の接着はＢＰＳＧ膜１３を介して同
ＢＰＳＧ膜１３を溶融し流動化させることにより行なっ
たので、凹凸部を隙間なく密着させることができその隙
間を埋めるという処理を施さなくてもよくなる。

ざらに、本実施例では接着材料としてＢＰＳＧを使用し
たので、接着材料を塗布するといった特別の工程を組み
入れることなく既存の半導体製造工程（ＢＰＳＧによる
接着工程〉を用いて半導体基板を製造することができる
。

尚、この発明は上記実施例に限定されるものではなく、
例えば、上記実施例では凹凸を形成した第１及び第２の
基板の接着の際にはＢＰＳＧを溶融させたが他にも例え
ば、シラノール（Ｓｉ　（ＯＨ）４）を含むゲル状又は
液体状の常温で流動性を有する接着剤をスピンナー等で
形成し、両基板を押圧することにより完全に２枚のウェ
ハ（基板）間を隙間なく満し熱処理で硬化させることに
より接着するようにしてもよい。さらに、接着材料はこ
のような加熱硬化型の接着剤の他にも常温で硬化可能な
常温硬化型接着剤であってもよい。

又、基板は第３図（ａ）〜（ｄ＞のように形成してもよ
い。

即ら、第３図（ａ）に示すように、Ｐ−基板２７の主表
面に凹凸２８Ｔｃ形成しその上面にＰ＋層２９を形成す
る。さらに、その上に絶縁層としてのＳ！０２層３０層
積０する。又、一方、第３図（ｂ）に示すように、Ｎ＋
基板３１の主表面にＮ−層３２を形成し、ざらにそのＮ
　　ｆ！！３２の主表面に凹凸３３を形成する。その凹
凸面の全面に絶縁層としてのＳｉ０２層３４′を形成し
、接着材料としてのＢＰＳＧ膜３５膜形５する。続いて
、第３図（Ｃ）に示すように、前記第３図（ａ）に示す
第１の半導体基板の凹凸面と前記第３図（ｂ）に示す第
２の半導体基板の凹凸面を嵌合させＢＰＳＧ膜３５膜形
５させることにより接着する。その後、第３図（ｄ）に
示すように上面を研磨し不要部分を除去する。

そして、第４図に示すように、前記第２図に示すものと
同様な素子１６．１７を形成する。

この場合、前述した方法よりもかなりコストダウンする
ことができる。

又、上記各実施例では第１及び第２の両方の半導体基板
の凹凸面に絶縁層を形成したが、第１又は第２の半導体
基板のいずれか一方にのみ絶縁層を形成させるようにし
てもよい。さらに、第１又は第２の半導体基板のいずれ
か一方の半導体基板の凹凸面にＢＰＳＧを形成して両基
板を接着する、即ち、このＢＰＳＧを絶縁のための絶縁
層とするとともに接着のための接着材料としてもよい（
接着材料を絶縁層自身としてもよい）。

又、上記各実施例ではデバイス形成用の２枚の基板（ウ
ェハ）は導電型の違うものを用いたが、同じ導電型で濃
度の異なるものを用いてもよい。

発明の効果 以上詳述したようにこの発明によれば、第１の半導体基
板の凹凸面と第２の半導体基板の凹凸面とが密着すると
ともに、絶縁層にて完全に絶縁でき各素子間の空間を有
効に利用し圧縮化を行なうことができる優れた効果を発
揮する。

【図面の簡単な説明】

第１図（ａ）〜（」）は本発明を具体化した半導体基板
の製造工程を説明するための断面図、第２図はその半導
体基板にて作成される半導体装置を説明するための図、
第３図（ａ）〜（ｄ＞は削剥の半導体基板の製造工程を
説明するための断面図、第４図はその半導体基板にて作
成される半導体装置を説明するための図である。 １は８１基板、３は絶縁層としての８１０２層、６は絶
縁層としてのＳｉＯ２層、７は３ｉ基板、１２は絶縁層
としてのＳｉＯ２層、１３は接着材料としてのＢＰＳＧ
膜、２７はＰ−基板、３０は絶縁層としてのＳｉＯ２層
、３１はＮ　基板、３４は絶縁層としてのＳｉＯ２層、
３５は接着材料としてのＢＰＳＧ膜。 特許出願人　　　　　日本電装　株式会社代　理　人　
　　　　弁理士　　恩１）博宣（ａ） （Ｃ） （ｄ）

Claims (1)

1. 【特許請求の範囲】 １、第１の半導体基板の主表面に凹凸を形成した後、当
   該凹凸面に絶縁層を形成する工程と、第２の半導体基板
   の主表面に凹凸を形成する工程と、 前記第１の半導体基板の凹凸面と第２の半導体基板の凹
   凸面とを流動性を有する接着材料を介して互いに嵌合さ
   せた後、同接着材料を硬化させることにより両半導体基
   板の凹凸面が密着した状態で接着させる工程と、 前記第１又は第２の半導体基板の少なくともいずれか一
   方の半導体基板の他表面から同半導体基板の不要部分を
   除去する工程と を備えることを特徴とする半導体基板の製造方法。 ２、接着材料は絶縁層自身である特許請求の範囲第１項
   に記載の半導体基板の製造方法。 ３、接着材料はＢＰＳＧである特許請求の範囲第１項に
   記載の半導体基板の製造方法。