JPH0194704A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0194704A JPH0194704A JP25300687A JP25300687A JPH0194704A JP H0194704 A JPH0194704 A JP H0194704A JP 25300687 A JP25300687 A JP 25300687A JP 25300687 A JP25300687 A JP 25300687A JP H0194704 A JPH0194704 A JP H0194704A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- voltage
- source
- inverter amplifier
- ntr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 29
- 238000001514 detection method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 abstract description 8
- 239000003990 capacitor Substances 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 5
- 101100215778 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ptr-1 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 101100349264 Caenorhabditis elegans ntr-1 gene Proteins 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明′は、０Ｍ０Ｂ型水晶発振回路及び多段電圧検出
回路を有する電子時計の発振回路に関する〔従来の技術
〕 従来、０ＭＯＳ型水晶発振回路及び多段電圧検出回路を
有する電子時計の発振回路部は、第２図に示す構成にな
り【おり、第２図のインバーター増幅器のＮＴｒ、ＰＴ
ｒ のしきい値は、不変のものであった。
回路を有する電子時計の発振回路に関する〔従来の技術
〕 従来、０ＭＯＳ型水晶発振回路及び多段電圧検出回路を
有する電子時計の発振回路部は、第２図に示す構成にな
り【おり、第２図のインバーター増幅器のＮＴｒ、ＰＴ
ｒ のしきい値は、不変のものであった。
従来技術では、電池電圧が低下して、前記インバーター
増幅器のＮＴｒ、ＰＴｒ のしきい値電圧の和風下の
電圧になると発振が停止していた。
増幅器のＮＴｒ、ＰＴｒ のしきい値電圧の和風下の
電圧になると発振が停止していた。
そこで本発明は、電池電圧が大の時は、前記インバータ
ー増幅器のＮＴｒ、ＰＴｒ のしきい値電圧の和を大と
することにより、消費電流の増加を押さえ、電池電圧が
低下するに従い、前記しきい値電圧の和を下げ、発振停
止電圧を低下させ、電池寿命を延ばそうとするものであ
る。
ー増幅器のＮＴｒ、ＰＴｒ のしきい値電圧の和を大と
することにより、消費電流の増加を押さえ、電池電圧が
低下するに従い、前記しきい値電圧の和を下げ、発振停
止電圧を低下させ、電池寿命を延ばそうとするものであ
る。
本発明の発振回路は、
１） α）電池を電源とし、０−Ｍ０ｉ９型インバータ
ー増幅器を有する発振回路と、前記電池電圧レベルを少
なくとも一伏態以上検出できる多段電圧検出回路を有す
る電子回路において、ｂ）前記Ｃ−ＭＯＳ型発振回路を
構成するインバーター増幅器のＮチャンネルトランジス
タ（以下ＮＴｒ と略す、）の基板電・極は前記０−
ＭＯ３型発振回路を動作させる下位側電位（以下ｙｓｓ
とする。）に、Ｐチャンネルトランジスタ（以下ｐｈｒ
と略す、）の基板電極は上位側電位（以下ＶＤＤ
とする。）に接続されており、Ｃ）前記インバーター増
幅器を構成するＮＴｒ１７）’／−スト前記Ｗａｓ
の間、及びＰＴｒ のソースと前記ＶＤＤ の間には、
前記多段電圧検出回路からの信号により抵抗値の変る抵
抗手段が接続されており、 ｄ）１！池電圧の低下に伴ない前記抵抗手段の抵抗値を
下げ、パックゲート効果により前記インバーター増幅器
の見かけ上のしきい値電圧をも下げることを特徴とする
。
ー増幅器を有する発振回路と、前記電池電圧レベルを少
なくとも一伏態以上検出できる多段電圧検出回路を有す
る電子回路において、ｂ）前記Ｃ−ＭＯＳ型発振回路を
構成するインバーター増幅器のＮチャンネルトランジス
タ（以下ＮＴｒ と略す、）の基板電・極は前記０−
ＭＯ３型発振回路を動作させる下位側電位（以下ｙｓｓ
とする。）に、Ｐチャンネルトランジスタ（以下ｐｈｒ
と略す、）の基板電極は上位側電位（以下ＶＤＤ
とする。）に接続されており、Ｃ）前記インバーター増
幅器を構成するＮＴｒ１７）’／−スト前記Ｗａｓ
の間、及びＰＴｒ のソースと前記ＶＤＤ の間には、
前記多段電圧検出回路からの信号により抵抗値の変る抵
抗手段が接続されており、 ｄ）１！池電圧の低下に伴ない前記抵抗手段の抵抗値を
下げ、パックゲート効果により前記インバーター増幅器
の見かけ上のしきい値電圧をも下げることを特徴とする
。
本発明は以上の構成を有するので、電池電圧が大の時は
、発振回路部のインバーター増幅器のＮＴｒ、Ｘ’Ｔｒ
のしきい値電圧の和を大とし、消費電流の増加を押
さえ、電池電圧が低下するに従い、前記しきい値電圧の
和を下げ、発振停止電圧を下げる事により電池寿命を延
ばす事を可能とする〔実施例〕 以下、本発明について実施例に基づいて詳細に説明する
。
、発振回路部のインバーター増幅器のＮＴｒ、Ｘ’Ｔｒ
のしきい値電圧の和を大とし、消費電流の増加を押
さえ、電池電圧が低下するに従い、前記しきい値電圧の
和を下げ、発振停止電圧を下げる事により電池寿命を延
ばす事を可能とする〔実施例〕 以下、本発明について実施例に基づいて詳細に説明する
。
第１図は、本発明の実施例を示す０−Ｍ０Ｂ型水晶発振
回路部であり、１はＰＴｒ１．ａ及び、ＮＴｒ１．ｂに
より構成されるインバーター増幅器、２．３は各々、帰
還抵抗、ドレイン抵抗＃４゜５は発振周波数調整用コン
デンサ、６は水晶振動子、Ｚ＆″！、発振出力ラインで
ある。
回路部であり、１はＰＴｒ１．ａ及び、ＮＴｒ１．ｂに
より構成されるインバーター増幅器、２．３は各々、帰
還抵抗、ドレイン抵抗＃４゜５は発振周波数調整用コン
デンサ、６は水晶振動子、Ｚ＆″！、発振出力ラインで
ある。
ＰＴｒ１．ａの基板電極は、発振回路部を動作させる上
位側電位１００（以下ＶＤＤ と略す。）に、ＮｙｒＩ
Ｉｔ）の基板電極は下位側電位１００（以下Ｖ１１８
と略す。）に接続されている。１０は前記ＰＴｒ１．
ａのソースとｖｏｏｌｏｏとの間に並列接続されたＰチ
ャンネルトランジスタ群可変抵抗手段（以下Ｒｐと略す
、）で、１０．ａ、１０゜ｂ、１０．ｃのゲート端子に
は、多段電圧検出回路からの信号ラインが接続され、１
０．ｔｌのゲートは前記Ｖａｓ２００に接続され、常に
ＯＮ状態となっている。２０は前記Ｎ？ｒ１．ｂのソー
スとｙａｓ２００との間に並列接続されたＮチャンネル
トランジスタ群可変抵抗手段（以下ＲＮと略す。
位側電位１００（以下ＶＤＤ と略す。）に、ＮｙｒＩ
Ｉｔ）の基板電極は下位側電位１００（以下Ｖ１１８
と略す。）に接続されている。１０は前記ＰＴｒ１．
ａのソースとｖｏｏｌｏｏとの間に並列接続されたＰチ
ャンネルトランジスタ群可変抵抗手段（以下Ｒｐと略す
、）で、１０．ａ、１０゜ｂ、１０．ｃのゲート端子に
は、多段電圧検出回路からの信号ラインが接続され、１
０．ｔｌのゲートは前記Ｖａｓ２００に接続され、常に
ＯＮ状態となっている。２０は前記Ｎ？ｒ１．ｂのソー
スとｙａｓ２００との間に並列接続されたＮチャンネル
トランジスタ群可変抵抗手段（以下ＲＮと略す。
）で、２０．ａ、２０．ｂ、２０＊ｃのゲート端子には
前記多段電圧検出回路からの信号ラインが接続され、２
０．ｄのゲートは前記Ｖｆｏ１００に接続され常にＯＮ
状態となっている。
前記多段電圧検出回路からの信号ラインが接続され、２
０．ｄのゲートは前記Ｖｆｏ１００に接続され常にＯＮ
状態となっている。
即ち、発振開始時には、１０．ｄ、２０．（ｔによる電
圧降下分がパックゲートバイアスとして１．ａ。
圧降下分がパックゲートバイアスとして１．ａ。
ｉｂ の基板電極に印加されている。そして、電池電
圧の低下に伴ない前記多段電圧検出回路からの信号によ
り、１，０．ａ、２０．ａ → １ｏ、ｂ、２０、ｂ
→ ＩＣ１，ｃ、２０．ｃの様に順次ＯＮして行き、
つまり１０のＲｐ、２０のＲＮでの電圧降下分を減らし
、１．ａ、１．ｂ に印加されるバックゲートバイア
スを減らし、見かけ上のＬきい値電圧を下げ、発振停止
電圧を下げる事が可能となる。
圧の低下に伴ない前記多段電圧検出回路からの信号によ
り、１，０．ａ、２０．ａ → １ｏ、ｂ、２０、ｂ
→ ＩＣ１，ｃ、２０．ｃの様に順次ＯＮして行き、
つまり１０のＲｐ、２０のＲＮでの電圧降下分を減らし
、１．ａ、１．ｂ に印加されるバックゲートバイア
スを減らし、見かけ上のＬきい値電圧を下げ、発振停止
電圧を下げる事が可能となる。
以上の実施例において、可変抵抗手段１０．２０はＰチ
ャンネルトランジスタ群、Ｎチャンネルトランジスタ群
である必要はなく、また可変段数も何段であってもよい
。
ャンネルトランジスタ群、Ｎチャンネルトランジスタ群
である必要はなく、また可変段数も何段であってもよい
。
第３図に多段電圧検出回路の一例を示す。
４０はコンパレーターで、４１０基準電圧と４６のデコ
ーダーによって切り換えられる４７．４８．４９０スイ
ツチ上の電位を比較する。つまり、一番初めは４７のス
イッチのみＯＮされており、電位が下がり、４１の基準
電圧を下回９た時点で、比較信号を出力する。この信号
が４２．４５の微分回路を通し４４．４５のカウンター
へ出力され、カウンターの内容を４６のデコーダーでデ
コードし、スイッチを４７から４８へ切ル換えると伴Ｋ
、第１図１０．２０への信号をコントロールするといっ
た様なものである。
ーダーによって切り換えられる４７．４８．４９０スイ
ツチ上の電位を比較する。つまり、一番初めは４７のス
イッチのみＯＮされており、電位が下がり、４１の基準
電圧を下回９た時点で、比較信号を出力する。この信号
が４２．４５の微分回路を通し４４．４５のカウンター
へ出力され、カウンターの内容を４６のデコーダーでデ
コードし、スイッチを４７から４８へ切ル換えると伴Ｋ
、第１図１０．２０への信号をコントロールするといっ
た様なものである。
以上に述べた様に本発明によれば、電池電圧穴の時は、
発振インバーター増幅器の見かけ上のしきい値の和を大
として消費電流を押さえ、電池電圧の低下に従い、前記
しきい値の和を下げる事により、発振停止電圧を下げ、
電池寿命を延ばす事を可能とした。
発振インバーター増幅器の見かけ上のしきい値の和を大
として消費電流を押さえ、電池電圧の低下に従い、前記
しきい値の和を下げる事により、発振停止電圧を下げ、
電池寿命を延ばす事を可能とした。
第１図は、本発明に係るｑ−ＭＯＥＪ型水晶発振回路図
、第２図は従来の発振回路図。 第３図は多段電圧検出回路の一例を示す図である。 １・・・・・・・・・０−ＭＯＳインバーター６・・・
・・・・・・水晶振動子 １０・・・・・・・・・Ｐチャンネルトランジスタ可変
抵抗手段 ２０・・・・・・・・・Ｎチャンネルトランジスタ可変
抵抗手段 以上
、第２図は従来の発振回路図。 第３図は多段電圧検出回路の一例を示す図である。 １・・・・・・・・・０−ＭＯＳインバーター６・・・
・・・・・・水晶振動子 １０・・・・・・・・・Ｐチャンネルトランジスタ可変
抵抗手段 ２０・・・・・・・・・Ｎチャンネルトランジスタ可変
抵抗手段 以上
Claims (3)
- （１）ａ）電池を電源とし、Ｃ−ＭＯＳ型インバーター
増幅器を有する発振回路と、前記電池電圧レベルを少な
くとも一状態以上検出できる多段電圧検出回路を有する
電子回路において、 ｂ）前記Ｃ−ＭＯＳ型発振回路を構成するインバーター
増幅器のＮチャンネルトランジスタ（以下ＮＴｒと略す
。）の基板電極は前記Ｃ−ＭＯＳ型発振回路を動作させ
る下位側電位（以下Ｖ＿Ｓ＿Ｓとする。）に、Ｐチャン
ネルトランジスタ（以下ＰＴｒと略す。）の基板電極は
上位側電位（以下Ｖ＿Ｄ＿Ｄとする。）に接続されてお
り、 ｃ）前記インバーター増幅器を構成するＮＴｒのソース
と前記Ｖ＿Ｓ＿Ｓの間には、前記多段電圧検出回路から
の信号により抵抗値の変る抵抗手段が接続されている事
を特徴とする発振回路。 - （２）前記インバーター増幅器を構成するＰＴｒのソー
スと前記Ｖ＿Ｄ＿Ｄの間には、前記多段電圧検出回路か
らの信号により抵抗値の変る抵抗手段が接続されている
事を特徴とする特許請求の範囲第１項記載の発振回路。 - （３）前記インバーター増幅器を構成するＮＴｒのソー
スと前記Ｖ＿Ｓ＿Ｓの間、及びＰＴｒのソースと前記Ｖ
＿Ｄ＿Ｄの間には、前記多段電圧検出回路からの信号に
より抵抗値の変る抵抗手段が接続されている事を特徴と
する特許請求の範囲第１項記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25300687A JPH0194704A (ja) | 1987-10-07 | 1987-10-07 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25300687A JPH0194704A (ja) | 1987-10-07 | 1987-10-07 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194704A true JPH0194704A (ja) | 1989-04-13 |
Family
ID=17245178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25300687A Pending JPH0194704A (ja) | 1987-10-07 | 1987-10-07 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194704A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2711285A1 (fr) * | 1993-10-15 | 1995-04-21 | Hewlett Packard Co | Procédé et dispositif pour commander le taux d'impulsions d'un oscillateur. |
| WO1999026334A1 (fr) * | 1997-11-14 | 1999-05-27 | Seiko Epson Corporation | Montage amplificateur oscillant et basse tension, et dispositif electronique portatif incorporant ce montage |
| US6097257A (en) * | 1997-01-22 | 2000-08-01 | Seiko Epson Corporation | Crystal oscillator circuit having transistor with back gate voltage control |
| US8939112B2 (en) | 2009-10-22 | 2015-01-27 | Ihi Corporation | Buckstay connecting system |
-
1987
- 1987-10-07 JP JP25300687A patent/JPH0194704A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2711285A1 (fr) * | 1993-10-15 | 1995-04-21 | Hewlett Packard Co | Procédé et dispositif pour commander le taux d'impulsions d'un oscillateur. |
| US5481228A (en) * | 1993-10-15 | 1996-01-02 | Hewlett-Packard Corporation | Method and apparatus for controlling oscillator duty cycle |
| US6097257A (en) * | 1997-01-22 | 2000-08-01 | Seiko Epson Corporation | Crystal oscillator circuit having transistor with back gate voltage control |
| WO1999026334A1 (fr) * | 1997-11-14 | 1999-05-27 | Seiko Epson Corporation | Montage amplificateur oscillant et basse tension, et dispositif electronique portatif incorporant ce montage |
| US6229405B1 (en) | 1997-11-14 | 2001-05-08 | Seiko Epson Corporation | Low-voltage oscillation amplifying circuit |
| US8939112B2 (en) | 2009-10-22 | 2015-01-27 | Ihi Corporation | Buckstay connecting system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
| EP0497319B1 (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
| US6696858B2 (en) | Level-shifting circuit | |
| JP3201339B2 (ja) | 発振回路 | |
| EP0851323B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| US3959744A (en) | CMOS oscillator having bias circuit outside oscillator feedback loop | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| US5721516A (en) | CMOS inverter | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| JPH0254698B2 (ja) | ||
| US4032864A (en) | Electronic circuit having a misfet as an amplifying element | |
| US4746810A (en) | Pulse generating circuit | |
| JPH01101008A (ja) | 水晶発振回路 | |
| US4433920A (en) | Electronic timepiece having improved primary frequency divider response characteristics | |
| JP3132212B2 (ja) | 水晶発振回路 | |
| JP3255581B2 (ja) | 発振回路 | |
| JPS5880564A (ja) | 電圧検出回路 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JPH04135302A (ja) | Ｃｍｏｓインバータ発振回路 | |
| JPS58196464A (ja) | 電圧降下検出回路 | |
| JPS63219208A (ja) | 発振回路 | |
| JPH0645830A (ja) | 発振回路 | |
| JPH05315941A (ja) | 論理回路 | |
| JPS6034847B2 (ja) | 水晶発振回路 | |
| JPH02222307A (ja) | Ｃｍｏｓ水晶発振回路 |