JPH0197017A - 信号発生回路 - Google Patents
信号発生回路Info
- Publication number
- JPH0197017A JPH0197017A JP62255353A JP25535387A JPH0197017A JP H0197017 A JPH0197017 A JP H0197017A JP 62255353 A JP62255353 A JP 62255353A JP 25535387 A JP25535387 A JP 25535387A JP H0197017 A JPH0197017 A JP H0197017A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase difference
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号発生回路に関し、特に２つの信号の同期の
確立に改良を加えて目標とする周波数を速やかに得られ
る信号発生回路を提案するものである。
確立に改良を加えて目標とする周波数を速やかに得られ
る信号発生回路を提案するものである。
第４図は従来の位相同期ループのブロック図であり、人
力信号（パルス信号） ＩＳ及びフィードバック信号（
パルス信号汗ＢＳを入力とする位相比較器１は再入力信
号の位相差に相当するパルス信号を出力し、この出力信
号はローパスフィルタ２に入力されて位相差に相当する
電圧信号がローパスフィルタ２から出力され、この電圧
信号は電圧制御発振器（ＶＣＯ） ３へ入力されＶＣＯ
３はこの入力信号の電圧に応じた周波数のパルス信号を
出力する。
力信号（パルス信号） ＩＳ及びフィードバック信号（
パルス信号汗ＢＳを入力とする位相比較器１は再入力信
号の位相差に相当するパルス信号を出力し、この出力信
号はローパスフィルタ２に入力されて位相差に相当する
電圧信号がローパスフィルタ２から出力され、この電圧
信号は電圧制御発振器（ＶＣＯ） ３へ入力されＶＣＯ
３はこの入力信号の電圧に応じた周波数のパルス信号を
出力する。
この出力信号Ｏ８は分周器４でＮ分周され、分周出力を
前記フィードバック信号ＦＢＳとしている。
前記フィードバック信号ＦＢＳとしている。
このような構成の回路では入力信号Ｉｓ及びフィードバ
ック信号ＦＢＳの位相差が大きい場合は系の応答は振動
的になり易く、このために安定な同期状態を迅速に得る
ことが難しいという問題点がある。
ック信号ＦＢＳの位相差が大きい場合は系の応答は振動
的になり易く、このために安定な同期状態を迅速に得る
ことが難しいという問題点がある。
本発明は斯かる問題点を解決するためになされたもので
あって、位相比較器が出力する位相差又は周波数差の履
歴を利用することにより振動を抑制して同期状態を速や
かに得ることができる信号発生回路を提供することを目
的とする。
あって、位相比較器が出力する位相差又は周波数差の履
歴を利用することにより振動を抑制して同期状態を速や
かに得ることができる信号発生回路を提供することを目
的とする。
本発明に係る信号発生回路は、人、出力両信号の位相差
又は周波数差に関連する信号と位相差又は周波数差の履
歴に関する信号との和を演算し、この演算出力を出力信
号の制御信号とする。
又は周波数差に関連する信号と位相差又は周波数差の履
歴に関する信号との和を演算し、この演算出力を出力信
号の制御信号とする。
上述の和は位相差又は周波数差の補正を抑制するように
作用し、その結果振動が抑制されることになる。
作用し、その結果振動が抑制されることになる。
以下本発明をその実施例を示す図面に基づいて詳述する
。
。
第１図は本発明に係る信号発生回路のブロック図である
。位相比較器ｌには出力の目標とする入力信号（パルス
信号）ｌＳ及び出力信号Ｏ３のフィードバック信号ＦＢ
Ｓが入力され、両者の位相差又は周波数差に相当するパ
ルス信号、即ち位相差信号又は周波数差信号を演算器６
及び履歴保持回路５へ入力させる。履歴保持回路５は位
相差信号Δφを順次ホールドする保持回路５１及びこれ
が保持した位相差信号Δφをｉ個分累算する累算回路５
２を備え累算回路５２はΣΔφ、に相当する信号を演算
器６へ発する。
。位相比較器ｌには出力の目標とする入力信号（パルス
信号）ｌＳ及び出力信号Ｏ３のフィードバック信号ＦＢ
Ｓが入力され、両者の位相差又は周波数差に相当するパ
ルス信号、即ち位相差信号又は周波数差信号を演算器６
及び履歴保持回路５へ入力させる。履歴保持回路５は位
相差信号Δφを順次ホールドする保持回路５１及びこれ
が保持した位相差信号Δφをｉ個分累算する累算回路５
２を備え累算回路５２はΣΔφ、に相当する信号を演算
器６へ発する。
演算器６は２つの入力、つまり位相比較器１出力と履歴
保持回路５又は累算回路５２出力とを加算し、これに相
当する電圧信号を出力する。この電圧信号はＶＣＯ３へ
与えられ、その結果ＶＣＯ３は前記電圧信号に相応する
周波数の出力信号（パルス信号）ＯＳを出力する。この
出力信号Ｏ３は分周器４でＮ分周されてフィードバック
信号ＦＢＳとして位相比較器ｌへ与えられる。
保持回路５又は累算回路５２出力とを加算し、これに相
当する電圧信号を出力する。この電圧信号はＶＣＯ３へ
与えられ、その結果ＶＣＯ３は前記電圧信号に相応する
周波数の出力信号（パルス信号）ＯＳを出力する。この
出力信号Ｏ３は分周器４でＮ分周されてフィードバック
信号ＦＢＳとして位相比較器ｌへ与えられる。
次にこのような回路による場合に振動が抑制されること
について説明する。
について説明する。
第３図は第４図に示す従来回路における出力信号又はフ
ィードバック信号の時間的変化を示す特性図であり、直
線で示す目標値の位相との差ａ。
ィードバック信号の時間的変化を示す特性図であり、直
線で示す目標値の位相との差ａ。
ｂ等がＶＣＯ３の制御信号となる。
この差は制御の都度更新されるものであるので目標値に
漸近するまでに振動系に入ってしまうのである。
漸近するまでに振動系に入ってしまうのである。
第２図は本発明回路の対応する特性図である。
図に示す破線の如く出力信号又はフィードバック信号が
変化するものとすると、１ｎ−１＋ｔａでの位相差信号
はΔφ、−１，Δφ７となる。第４図の回路ではΔφ７
だけを用いるのであるが、本発明回路ではΔφ、にΔφ
１−１又はそれ以前の累算値を加えたものとなり、その
結果Δφ、による補正よりも小さい補正が行われること
により結果的には第２図に実線で示す如く振動なしに又
は小さな振動で目標値へ漸近していく。
変化するものとすると、１ｎ−１＋ｔａでの位相差信号
はΔφ、−１，Δφ７となる。第４図の回路ではΔφ７
だけを用いるのであるが、本発明回路ではΔφ、にΔφ
１−１又はそれ以前の累算値を加えたものとなり、その
結果Δφ、による補正よりも小さい補正が行われること
により結果的には第２図に実線で示す如く振動なしに又
は小さな振動で目標値へ漸近していく。
なお履歴保持回路５はアナログ回路、ディジタル回路の
いずれによっても構成できる。
いずれによっても構成できる。
本発明の回路は以上のように位相差１周波数差の履歴を
保持してこれを発振周波数制御に反映させるので、位相
差１周波数差の補正が抑制され、その結果振動も抑制さ
れ、速やかに目標値に達する。従って応答性の高い信号
発生回路が実現できる。
保持してこれを発振周波数制御に反映させるので、位相
差１周波数差の補正が抑制され、その結果振動も抑制さ
れ、速やかに目標値に達する。従って応答性の高い信号
発生回路が実現できる。
第１図は本発明のブロック図、第２図はその動作説明の
ための特性図、第３図は従来回路の特性図、第４図は従
来回路のブロック図である。 １・・・位相比較器 ３・・・ＶＣＯ４・・・分周器５
・・・履歴保持回路 ５１・・・保持回路５２・・・累
算回路 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 芥 ２ 図 時間 第 ３ 図
ための特性図、第３図は従来回路の特性図、第４図は従
来回路のブロック図である。 １・・・位相比較器 ３・・・ＶＣＯ４・・・分周器５
・・・履歴保持回路 ５１・・・保持回路５２・・・累
算回路 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 芥 ２ 図 時間 第 ３ 図
Claims (1)
- １、入力信号とフィードバックした出力信号との位相差
又は周波数差を検出して両信号の同期をとる構成とした
信号発生回路において、前記位相差又は周波数差の履歴
を保持する回路と、この履歴に関する信号と位相差又は
周波数差に関連する信号との和を演算する回路とを具備
し、該回路の出力を出力信号の制御信号としていること
を特徴とする信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255353A JPH0197017A (ja) | 1987-10-09 | 1987-10-09 | 信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255353A JPH0197017A (ja) | 1987-10-09 | 1987-10-09 | 信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0197017A true JPH0197017A (ja) | 1989-04-14 |
Family
ID=17277608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62255353A Pending JPH0197017A (ja) | 1987-10-09 | 1987-10-09 | 信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0197017A (ja) |
-
1987
- 1987-10-09 JP JP62255353A patent/JPH0197017A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010185714A (ja) | 物理量センサシステム、物理量センサ装置 | |
| US9124415B2 (en) | PLL glitchless phase adjustment system | |
| JPS61258529A (ja) | 周波数シンセサイザ | |
| JP5601292B2 (ja) | デジタル位相同期回路および物理量検出センサ | |
| JPH0197017A (ja) | 信号発生回路 | |
| JPH0197018A (ja) | 信号発生回路 | |
| US6025743A (en) | PLL circuit having forcible pull-in function | |
| JPH02100518A (ja) | デイジタル処理形位相同期発振器 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| KR101960448B1 (ko) | 디지털 위상 고정 루프 및 그 동작방법 | |
| JP2005244648A (ja) | デジタルｐｌｌ回路 | |
| JPS6346073A (ja) | 位相同期発振回路 | |
| JP3424601B2 (ja) | 位相保証回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JP2748584B2 (ja) | 制御ループ切換形ディジタルｐｌｌ回路 | |
| JP2923595B2 (ja) | 他励式電力変換器のパルス位相制御装置 | |
| JP2607505B2 (ja) | デイジタル位相同期制御装置 | |
| JPH02171026A (ja) | アナログｐｌｌ回路 | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JPH02250431A (ja) | Ｐｌｌ回路 | |
| JPH04189029A (ja) | Ｐｌｌ回路 | |
| JPH01241920A (ja) | 位相ロックループ回路 | |
| JPH04137914A (ja) | Ｐｌｌシンセサイザ | |
| JPS60240215A (ja) | クロツク同期回路 | |
| JPH02243021A (ja) | 発振回路 |