JPH0198238A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH0198238A
JPH0198238A JP62256559A JP25655987A JPH0198238A JP H0198238 A JPH0198238 A JP H0198238A JP 62256559 A JP62256559 A JP 62256559A JP 25655987 A JP25655987 A JP 25655987A JP H0198238 A JPH0198238 A JP H0198238A
Authority
JP
Japan
Prior art keywords
bumps
semiconductor element
bump
film
onto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62256559A
Other languages
English (en)
Inventor
Yukio Nakamura
幸男 中村
Susumu Umibe
海邊　進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62256559A priority Critical patent/JPH0198238A/ja
Publication of JPH0198238A publication Critical patent/JPH0198238A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01212—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps at a different location than on the final device, e.g. forming as prepeg
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータ等に用いられる半導体装置の実
装方法に関するものである。
従来の技術 近年、電気製品の軽薄短小化に伴ない、ＩＣの実装もＤ
ＩＰタイプからフラットパッケージタイプになり、最近
ではパフケージのない裸のＩＣチップを用いて使われて
おり、ワイヤーボンディング方式からフリップチップタ
イプが増加して来ている。
発明が解決しようとする問題点 しかしながら、フリップチップで電極間をつなぐＡｕバ
ンプをＩＣチップのムｌ電極上に付ける場合、一般にメ
ツキ法が使われていたが、Ａｕバンブが拡散しないよう
にＯｒ等のバリヤ金属もメツキで作成せねばならずバリ
ヤ金属はＯｒ以外にも２〜３種の金属を層状に作成せね
ばならず工数がかかったり、メツキでの歩留りがＩＣチ
ップの不良になる雫のロスが大きくコストが高い等の問
題点を有していた。
この問題を解決するため本発明は接着が簡単に行える半
導体装置の実装方法を提供するものである。
問題点を解決するための手段 この目的を達成するため本発明はＡｌｌパンダをバンプ
作成基板より半導体素子に転写した後、基板上に熱圧着
するものである。
作用 接続用Ａｕバンプをバンプ作成基板より熱圧着で付ける
ため接着が簡単になる。
実施例 第１図は本発明の実施例を示す断面図である。
同図において、１は半導体素子、２は半導体素子１上に
設けられたムｌ電極、３はＡｕバンプ、９は実装基板、
１１は半田コートである。
以下、第２〜５図を参照してその工程を説明する。ガラ
ス等よりなるバンプ作成基板４上にスパッタ蒸着でＴｉ
膜５を約３０００人形成し、更にこの上にｐｔ膜６を同
様に約３０００人形成し、メツキ用電極とする。さらに
この上にＡｕバンプ３を形成するため、レジスト膜７を
コートする。
この後電気メツキでＡｕバンプ３を所定の厚み作成しく
第２図）、レジスト膜７を除去する。
次にこの上より半導体素子１をパターン面下にして位置
を合わして重ねる。
なお、この時半導体素子１のＡ５電極２とＡｕバンプ３
とは接しており、さらにこの上より押え治具８でＩＣチ
ップ１を熱圧着を３００〜４００′Ｃの温度で約ｓ　ｓ
ｅｃ行う（第３図）と、Ａｕバンプ３がムｌ電極２に転
写される（第４図）。
次にこれを実装基板９のＣ１１箔のランドパターン１ｏ
の上に形成された約１０μの半田コート１１と、Ａｕバ
ンプ３が合うように半導体素子１を下向きにして、上よ
り押え治具８で熱圧着するとＡｕバンプ３と半田コート
１１が合金化して接合される。最後にＩＣチップ１の保
護のため全面に樹脂コートをする（第１図）。
発明の効果 本発明はＡｌｌバンプをバンプ作成基板より半導体素子
に転写した後、基板上に熱圧着することにより、製造方
法が簡単になる。
【図面の簡単な説明】
・　　第１図は本発明の一実施例における半導体装置の
断面図、第２図〜第６図は同工程断面図である。 １・・・・・・半導体素子、２・・・・・・ムｌ電極、
３・・・・・Ａｌｌバンプ、４・・・・・・バンプ作成
基板、８・旧・・押え治具、９・・・・・・実装基板。 代理人の氏名　弁理士　中　尾　敏　男　はが１名イー
−−イＩ隊イ纂！） 第３０　　　　　　８−、イ！ｐｔ’ｚ、Ｊｊ第４図

Claims (1)

    【特許請求の範囲】
  1. 　Ａｕバンプをバンプ作成基板より半導体素子に転写し
    た後、基板上に熱圧着することを特徴とする半導体装置
    の実装方法。
JP62256559A 1987-10-12 1987-10-12 半導体装置の実装方法 Pending JPH0198238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62256559A JPH0198238A (ja) 1987-10-12 1987-10-12 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62256559A JPH0198238A (ja) 1987-10-12 1987-10-12 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH0198238A true JPH0198238A (ja) 1989-04-17

Family

ID=17294321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62256559A Pending JPH0198238A (ja) 1987-10-12 1987-10-12 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH0198238A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307392B1 (en) 1997-10-28 2001-10-23 Nec Corporation Probe card and method of forming a probe card
US6307159B1 (en) 1997-11-07 2001-10-23 Nec Corporation Bump structure and method for making the same
JP2010103344A (ja) * 2008-10-24 2010-05-06 Hakodate Electronics Co Ltd 配線基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307392B1 (en) 1997-10-28 2001-10-23 Nec Corporation Probe card and method of forming a probe card
US6307159B1 (en) 1997-11-07 2001-10-23 Nec Corporation Bump structure and method for making the same
US6625883B2 (en) 1997-11-07 2003-09-30 Nec Corporation Method for making a bump structure
JP2010103344A (ja) * 2008-10-24 2010-05-06 Hakodate Electronics Co Ltd 配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
US20040084206A1 (en) Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
JPS599952A (ja) パツケ−ジング基板
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JPH05315338A (ja) 半導体チップ
JP3015436B2 (ja) 半導体装置およびその接続方法
JPS616849A (ja) パワー用半導体モジユールの製造方法
JPS59154041A (ja) 半導体装置の電極形成方法
JPH0198238A (ja) 半導体装置の実装方法
JPH0198237A (ja) 半導体装置の実装方法
TW545098B (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
TWI246733B (en) Fabrication method of under bump metallurgy structure
JPH02276249A (ja) 半導体回路バンプの製造方法
JP2538605B2 (ja) 電子部品の製造方法
JPS6331138A (ja) 半導体装置の製造方法
JPH0366130A (ja) バンプ形成方法
JPH03101233A (ja) 電極構造及びその製造方法
JPS61225839A (ja) バンプ電極の形成方法
JPH0252436A (ja) ハンダバンプ製造方法
JPH09330932A (ja) バンプ形成体およびバンプ形成方法
JPS5989438A (ja) 半導体装置
JPS5811113B2 (ja) 電子回路装置
JP2549278Y2 (ja) 混成集積回路基板
JPH0793310B2 (ja) 電極付半導体チップ及びその実装方法
JPS63293951A (ja) 半導体素子電極構造
JPH01112741A (ja) 集積回路の接続方法