ES2329183T3 - Circuito amplificadores de ganancia variable. - Google Patents
Circuito amplificadores de ganancia variable. Download PDFInfo
- Publication number
- ES2329183T3 ES2329183T3 ES07020764T ES07020764T ES2329183T3 ES 2329183 T3 ES2329183 T3 ES 2329183T3 ES 07020764 T ES07020764 T ES 07020764T ES 07020764 T ES07020764 T ES 07020764T ES 2329183 T3 ES2329183 T3 ES 2329183T3
- Authority
- ES
- Spain
- Prior art keywords
- circuit
- terminal
- signal
- output
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 18
- 230000003321 amplification Effects 0.000 description 15
- 238000003199 nucleic acid amplification method Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 9
- 230000005236 sound signal Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7231—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into cascade or not, by choosing between amplifiers by one or more switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Un circuito amplificador de ganancia variable que tiene múltiples circuitos diferenciales (22,24,26,28) cada circuito diferencial tiene dos terminales de entrada y una Terminal de salida, uno de los terminales de entrada de cada uno de los circuitos diferenciales se conecta en común a un terminal de entrada de señal para ingresar una señal a cada uno de los circuitos diferenciales, uno cualquiera de los circuitos diferenciales se selecciona para operar; y Un circuito de salida (30) que tiene un terminal de ingreso conectado en común a cada terminal de salida de los circuitos diferenciales y un terminal de salida de señal (50), el circuito de salida ingresa una señal de salida de cualquier circuito diferencial y saca una señal de salida del terminal de salida de señal; Caracterizado porque el circuito amplificador de ganancia variable comprende Múltiples resistencias (R11, R12, R13, R14) conectadas en serie entre el terminal de salida de señal y un terminal al que se aplica un voltaje de referencia, cada unión entre las resistencias (R11, R12, R13, R14) se conectan a una de las otras terminales de entrada de los circuitos diferenciales.
Description
Circuito amplificador de ganancia variable.
La presente invención se relaciona de manera
general con circuitos amplificadores de ganancia variable, y
particularmente con circuitos amplificadores de ganancia variable
que ajustan el nivel de la señal de audio al variar la ganancia de
la señal basada en una señal de control.
Como un circuito amplificador de ganancia
variable de ejemplo, se conoce un circuito amplificador de ganancia
variable que ajusta el nivel de una señal de audio al variar la
ganancia de la señal basado en una señal de control que corresponde
al nivel pico a pico de la señal de audio capturada de varias
fuentes de audio.
La Fig 6 es un diagrama de circuitos esquemático
de un circuito amplificador de ganancia variable convencional
integrado en un chip semiconductor. Como se muestra en la Fig 6, una
señal de audio de varias fuentes de audio tiene entrada en un
terminal 1, y se suministra la señal de audio de entrada a cada
terminal de entrada de no inversión de amplificadores operacionales
2, 4, 6, 8.
Como se muestra en la Fig 6, el terminal de
salida y el terminal de entrada inversor del amplificador
operacional 2 se conecta uno al otro por vía de la resistencia R1.
El terminal de entrada inversor se conecta a un extremo de la
resistencia R2. Se aplica un voltaje referencial (Vref) al otro
extremo de la resistencia R2. El terminal de salida del
amplificador operacional 2 se conecta a un terminal 10. Como un
resultado, el amplificador operacional 2 se configura como un
amplificador no inversor. El amplificador operacional 2 opera solo
cuando, por ejemplo, se suministra una señal de control de alto
nivel al terminal 3 del amplificador operacional 2. La amplificación
del amplificador no inversor se determina por R1 y R2 operacional 2
opera solo cuando, por ejemplo, se suministra una señal de control
de alto nivel al terminal 3 del amplificador operacional 2. La
amplificación del amplificador no inversor se determina por R1 y R2
y se obtiene por la fórmula (=1+R1/R2). En este ejemplo, la
amplificación del amplificador no inversor es 6 dB (2 veces).
El terminal de salida y el terminal de entrada
inversor del amplificador operacional 4 se conectan uno al otro a
través de una resistencia R3. El terminal de entrada inversor se
conecta a un extremo de la resistencia R4. El voltaje de referencia
(Vref) se aplica al otro extremo de la resistencia R4. El terminal
de salida del amplificador operacional 4 se conecta a un terminal
10. Como un resultado, el amplificados operacional 4 se configura
como un amplificador no inversor. El amplificador operacional 4
opera solo cuando, por ejemplo, se suministra una señal de control
de alto nivel. Al terminal 5 del amplificador operacional 4. La
amplificación del amplificador no inversor se determina por R3 y R4
y se obtiene por la forma (1+R3/R4). En este ejemplo, la
amplificación del amplificador no inversor es 4 dB (1.58
veces).
El terminal de salida y el terminal de entrada
inversor del amplificador operacional 6 se conectan uno al otro a
través de una resistencia R5. El terminal de entrada inversora se
conecta a un extremo de la resistencia R6. El voltaje de referencia
(Vref) se aplica al otro extremo de la resistencia R6. El terminal
de salida del amplificador operacional 4 se conecta a una Terminal
10. Como un resultado, el amplificador operacional 6 se configura
como un amplificador no inversor. El amplificador operacional 6
opera solo cuando, por ejemplo, se suministra una señal de control
de alto nivel al terminal 7 del amplificador operacional 6. La
amplificación del amplificador no inversor se determina por R5 y R6
y se obtiene por la formula (=1+R5/R6). Por ejemplo, la
amplificación del amplificador no inversor es 2 dB (1.26 veces).
El terminal de salida y el terminal de entrada
inversor del amplificador operacional 8 se conectan uno al otro. El
terminal de salida del amplificador operacional 8 se conecta al
terminal 10. Como un resultado, el amplificador operacional 8 se
configura como un amplificador amortiguador. El amplificador
operacional 8 opera solo cuando, por ejemplo, se suministra una
señal de control de alto nivel al terminal 9 del amplificador
operacional 8. La amplificación del amplificador amortiguador es 0
dB (1 vez).
Solo una de las señales de control suministradas
a los terminales 3, 5, 7, 9 es de alto nivel. De acuerdo con lo
anterior solo uno de los amplificadores operacionales 2,4,6,8 se
opera y una señal de audio amplificada por uno de los
amplificadores operacionales 2,4,6,8 es la salida del terminal
10.
La Fig. 7 es un diagrama esquemático del
circuito de un amplificador no inversor de ejemplo del amplificador
operacional 2. La configuración del otro amplificador no inversor de
los amplificadores operacionales 2, 4, 6, 8 es sustancialmente
igual como la configuración del amplificador operacional 2. En la
Figura 7, los emisores de los transistores npn Q1, Q2 se conectan
uno al otro hacen masa por vía de una fuente de corriente constante
11 y un interruptor 12. La base del transistor Q1 se conecta a un
terminal 1, y el recolector del transistor Q1 se conecta al voltaje
Vcc por vía de una fuente de corriente constante 13. La base del
transistor Q2 se conecta a la unión de un extremo de la resistencia
R1 y el otro extremo de la resistencia R2. El recolector del
transistor Q2 se conecta al voltaje Vcc. Como un resultado, el
circuito diferencial se configura con los transistores Q1 y Q2.
El recolector del transistor Q1, que es la
salida del circuito diferencial, se conecta a la base de un
transistor pnp Q3. El emisor del transistor Q3 se conecta al
voltaje Vcc. El recolector del transistor Q3 hace masa por vía de
una fuente de corriente constante 14 y un interruptor 15. Como un
resultado, el transistor Q3 opera como un circuito de salida con el
emisor haciendo masa. El recolector del transistor Q3 se conecta al
terminal 10, la base del transistor Q2 por vía de la resistencia
R1, y la base del transistor Q3 por vía de un capacitor C0 para
compensación de fase.
El voltaje de referencia se aplica a la base del
transistor Q2 por vía de la resistencia R2. Los interruptores 12,
15 se cierran solo cuando se aplica la señal de control de alto
nivel al terminal 3 para que fluya corriente a través de los
transistores Q1 a Q3.
La Solicitud de Publicación de Modelos de
Utilidad Japonesa No. H4-102311 describe un circuito
amplificador en el que la ganancia del circuito amplificador se
determina al seleccionar solo uno de los dos circuitos
amplificadores diferenciales en el circuito amplificador con el fin
de aplicar energía solo al amplificador diferencial
seleccionado.
La Fig. 6 es un diagrama esquemático de circuito
que muestra un ejemplo de un circuito amplificador de ganancia
variable convencional. Como se muestra en la Fig. 6, se necesita que
las resistencias R1 a R6 se suministren para establecer la
amplificación de cada amplificador no inversor.
Adicionalmente, como se muestra en la Fig. 7, un
circuito de salida que incluye un transistor, una fuente de
corriente constante, y un interruptor son necesarios para cada
amplificador no inversor. Desafortunadamente, debido a la
estructura, el número de elementos de circuitos del anterior
circuito amplificador de ganancia variable convencional es grande
y, de acuerdo con lo anterior, el área del circuito integrado
semiconductor llega a ser grande para integrar los elementos de
circuito en el circuito integrado semiconductor.
La US 2005/057304 A1 describe un amplificador
con un terminal de entrada para recibir una señal de entrada. La
etapa de salida suministra señales de salida diferenciales
inversoras y no inversoras en nodos de salida inversores y no
inversores. Sin embargo, esta no incluye un número de resistencias
conectadas en serie entre el terminal de salida de señal y el
terminal al que se aplica el voltaje de referencia de acuerdo con la
presente invención.
La presente invención se hace en claridad de las
desventajas mencionadas anteriormente, y puede proporcionar un
circuito amplificador de ganancia variable que tiene relativamente
menos elementos de circuito y reduce por lo tanto el área requerida
para formar el circuito en un circuito integrado semiconductor.
De acuerdo con un aspecto de la presente
invención, se suministra aquí un circuito amplificador de ganancia
variable de acuerdo con la reivindicación 1. Esto incluye: múltiples
circuitos diferenciales (22, 24, 26, 28), cada uno tiene dos
terminales de entrada y un terminal de salida, uno de los terminales
de entrada de cada uno de los circuitos diferenciales se conecta en
común a un terminal de entrada de señal para ingresar una señal a
cada uno de los circuitos diferenciales, una cualquiera de los
circuitos diferenciales (22,24,26,28) se selecciona para operación;
un circuito de salida (30) que tiene una Terminal de entrada
conectada en común a cada terminal de salida de los circuitos
diferenciales (22, 24, 26, 28) y una Terminal de salida de señal
(50), el circuito de salida ingresa una señal de salida de cualquier
circuito diferencial (22, 24, 26, 28) y saca una señal de salida de
el terminal de salida de señal (50); y múltiple resistencia (R12,
R11, R13, R14) se conectan en serie entre el terminal de salida de
señal (50) del circuito de salida (30) y un terminal (51) al que se
aplica un voltaje de referencia, en el que cada una de las uniones
entre las resistencias (R12, R11, R13, R14) se conectan a una de
las otras terminales de entrada de los circuitos diferenciales (22,
24, 26, 28).
De acuerdo con otro aspecto de la presente
invención, se proporciona aquí un circuito amplificador de ganancia
variable en el que cada uno de los circuitos diferenciales 22, 24,
26, 28) incluyen un par de transistores; y un recolector de un
transistor cuya base se relaciona con uno de los terminales de
entrada de los circuitos diferenciales que se conecta al terminal
de salida.
De acuerdo con todavía otro aspecto de la
invención, se proporciona aquí un circuito amplificador de ganancia
variable en el que el circuito de salida (30) incluye un transmisor
emisor común cuya base se conecta a cada uno de los terminales de
salida de los circuitos diferenciales y cuyo recolector se conecta
al terminal de salida de señal (50).
Cabe anotar que los números de referencia
anteriores en paréntesis son solo para propósito ilustrativo y no
limitan el alcance y espíritu de la presente invención a los
ejemplos descritos.
De acuerdo con una realización de la presente
invención, el numero de resistencias utilizadas para configurar la
amplificación de cada amplificador no inversor se puede reducir,
reduciendo por lo tanto el área requerida para formar un circuito
amplificador de ganancia variable en un circuito de integrado
semiconductor.
La Fig. 1 es un diagrama esquemático de circuito
que muestra un circuito amplificador de ganancia variable de
ejemplo de acuerdo con una realización de la presente invención;
La Fig. 2 es un diagrama de circuito que muestra
un circuito amplificador de ganancia variable de ejemplo de acuerdo
con una realización de la presente invención;
La Fig. 3 es un diagrama de circuito que muestra
un circuito que genera voltaje de referencia de ejemplo de acuerdo
con una realización de acuerdo con la presente invención.
La Fig. 4 es un diagrama de circuito
parcialmente extraído de la Fig. 2;
La Fig. 5 es un diagrama de circuito de una
realización modificada de la realización de la Fig. 4;
La Fig. 6 es un diagrama de circuito esquemático
que muestra un circuito amplificador de ganancia variable
convencional;
La Fig. 7 es un diagrama que muestra un
amplificador no inversor utilizado en un circuito amplificador de
ganancia variable convencional.
La Fig.1 es un diagrama esquemático de circuito
que muestra un circuito amplificador de ganancia variable de
ejemplo de acuerdo con una realización de la presente invención.
La Fig. 2 es un diagrama de circuito que muestra
un circuito amplificador de ganancia variable de ejemplo de acuerdo
con una realización de la presente invención.
Cabe anotar que el circuito amplificador de
ganancia variable completo se forma en un circuito integrado
semiconductor.
En la Fig. 1, una señal de audio de varias
fuentes de audio se coloca dentro de un terminal de entrada de
señal 21. La señal de audio de entrada se suministra en común a cada
Terminal de entrada no inversor de circuitos diferenciales 22, 24,
26, 28.
El terminal de salida del circuito diferencial
22 se conecta a un terminal de salida de señal 50 a través de un
circuito de salida 30. El terminal de entrada inversor del circuito
diferencial 22 se conecta a la unión de un extremo de la
resistencia R11 y un extremo de la resistencia R12. El otro extremo
de la resistencia R12 se conecta a un terminal 51 en donde se
aplica un voltaje de referencia Vref. El otro extremo de la
resistencia R11 se conecta al Terminal de salida de señal 50 a
través de las resistencias R13, R14.
Se suministran de manera separada señales de
control a los terminales 23, 25, 27, y 29. Solo una de las señales
de control es de alto nivel. Cuando se suministra la señal de
control de alto nivel al Terminal 23 del circuito diferencial 22,
solo opera el circuito diferencial 22. La amplificación del
amplificador no inversor del circuito diferencial 22 (Av1) se da
por la siguiente fórmula:
(1)Av1=1+(R11+R13+R14)/R12
El terminal de salida del circuito diferencial
24 se conecta a el terminal de salida de señal 50 a través del
circuito de salida 30. El terminal de entrada inversora del circuito
diferencial 24 se conecta a la unión de un extremo de la
resistencia R11 y un extremo de la resistencia R13. El otro extremo
de la resistencia R11 se conecta al Terminal 51 por vía de la
resistencia R12. El otro extremo de la resistencia R13 se conecta
al Terminal de salida de señal 50 por vía de la resistencia R14.
Cuando se suministra la señal de control de alto
nivel al Terminal 25 del circuito diferencial 24, solo opera el
circuito diferencial 24. La amplificación del amplificador no
inversor del circuito diferencial 24 (Av2) se da por la siguiente
Fórmula:
(2)Av2=1+(R13+R14)/(R12+R11)
El terminal de salida del circuito diferencial
26 se conecta al Terminal de salida de señal 50 por vía del
circuito de salida 30. El terminal de entrada de inversor del
circuito diferencial 26 se conecta a la unión de un extremo de la
resistencia R13 y un extremo de la resistencia R14. El otro extremo
de la resistencia R13 se conecta al Terminal 51 por vía de las
resistencias R11 y R12. El otro extremo de la resistencia R14 se
conecta al Terminal de salida de señal 50.
Cuando se suministra la señal de control de alto
nivel al Terminal 27 del circuito diferencial 26, solo opera el
circuito diferencial 26. La amplificación del amplificador no
inverso del circuito diferencial 26 (Av3) se da por la siguiente
fórmula:
(3)Av3=1 +
R14/(R12+R11+R13+)
El terminal de salida del circuito diferencial
28 se conecta al Terminal de salida de señal 50 a trabes del
circuito de salida 30. El terminal de entrada inversor del circuito
diferencial 28 se conecta a la unión de un extremo de la
resistencia R14 y el terminal de salida de señal 50.
Cuando la señal de control de alto nivel se
suministra al Terminal 29 del circuito diferencial 28, solo opera
el circuito diferencial 28. La amplificación del amplificador no
inversor del circuito diferencial 28 (Av4) se da por la siguiente
fórmula:
(4)Av4=1 (0
dB)
En este ejemplo, se da los siguientes
valores:
- \quad
- R11 = 1.3k\Omega
- \quad
- R12 = 5k\Omega
- \quad
- R13 = 1.6\Omega
- \quad
- R14 = 2.1\Omega
\vskip1.000000\baselineskip
La amplificación de cada circuito diferencial se
da como sigue:
- Av1 = 2 (6 dB)
- por fórmula (1)
- Av2 = 1.58 (4 dB)
- por fórmula (2)
- Av3 = 1.26 (2 dB)
- por fórmula (3)
\vskip1.000000\baselineskip
Como se muestra en la Fig. 2, los emisores de
transistores npn Q11, Q12 hacen masa comúnmente a través de una
fuente de corriente constante 31 y un interruptor 32. La base del
transistor Q11 se conecta a un terminal de entrada 21. El
recolector del transistor Q11 se conecta al voltaje Vcc a través de
una fuente de corriente constante 33. La base del transistor Q12 se
conecta a la unión de un extremo de la resistencia R11 y un extremo
de la R12. El recolector del transistor Q12 se conecta al voltaje
Vcc. Como un resultado, los transistores Q11, Q12 constituyen el
circuito diferencial 22.
Los emisores de los transistores npn Q13, Q14
hacen masa comúnmente a través de una fuente de corriente constante
34 y un interruptor 35. La base del transistor Q13 se conecta a un
terminal de entrada 21. El recolector del transistor Q13 se conecta
a un Vcc de voltaje por vía de una fuente de corriente constante 33.
La base del transistor Q14 se conecta a la unión de un extremo de
la resistencia R11 y un extremo de la resistencia R13. El
recolector del transistor Q14 se conecta al voltaje Vcc. Como un
resultado, los transistores Q13, Q14 constituyen el circuito
diferencial 24.
Los emisores de los transistores npn Q15, Q16
hacen masa comúnmente a través de una fuente de corriente constante
36 y un interruptor 37. La base del transistor Q15 se conecta a un
terminal de entrada 21. El recolector del transistor Q15 se conecta
al voltaje Vcc por vía de una fuente de corriente constante 33. La
base del transistor Q16 se conecta a la unión de un extremo de la
resistencia R13 y un extremo de la resistencia R14. El recolector
del transistor Q16 se conecta al voltaje Vcc. Como un resultado, los
transistores Q15, Q16 constituyen el circuito diferencial 24.
Los emisores de los transistores npn Q17, Q18
hacen masa comúnmente a través de una fuente de corriente constante
38 y un interruptor 39. La base del transistor Q17 se conecta a un
terminal de entrada 21. El recolector del transistor Q17 se conecta
al voltaje Vcc por vía de una fuente de corriente constante 33. La
base del transistor Q18 se conecta a la unión de un extremo de la
resistencia R14 y el terminal de salida de señal 50. El recolector
del transistor Q18 se conecta al voltaje Vcc. Como un resultado, los
transistores Q17, Q18 constituyen el circuito diferencial 28.
Los recolectores de los transistores Q11, Q13,
Q15,y Q17, que son las salidas de los circuitos diferenciales 22,
24, 26, 28, respectivamente, se conectan en común a la base del
transistor npn Q19 del circuito de salida 30. El emisor del
transistor Q19 se conecta al voltaje Vcc. El recolector del
transistor Q19 hace tierra por vía de una fuente de corriente
constante 40. El transistor Q19 forma un circuito emisor común. El
recolector del transistor Q19 se conecta a el terminal de salida de
señal 50, y la base del transistor Q19 a través de un capacitor C1
para compensación de fase.
La Fig.3 es un diagrama de circuito que muestra
un circuito que genera voltaje de referencia conectado al Terminal
51 de acuerdo con una realización de la presente invención. Como se
muestra en la Fig. 3, se conectan las resistencias R21 y R22 en
serie entre el voltaje Vcc y la masa de circuito. Debido a la
configuración, el voltaje de la unión entre la resistencia R21 y
R22 se da por la fórmula: Vcc* (R22/R21+R22)). El voltaje es la
salida de un terminal 60 como un voltaje de referencia Vref a través
de un circuito seguidor emisor que incluye un transistor Qa y una
resistencia R23 y otros circuitos seguidor emisor que incluye un
transistor Qb y una resistencia R24.
La Fig. 4 es un diagrama de circuito que extrae
el circuito diferencial 22 y el circuito de salida 30 del diagrama
de circuito de la Fig. 2. la Fig.5 es un diagrama de circuito
modificado del diagrama de circuito de la Fig. 4.
De acuerdo con una realización de la presente
invención, como se muestra en la Fig. 4, la señal invertida del
recolector del transistor Q11 se invierte adicionalmente por el
transistor emisor común Q19, y la señal invertida adicional se saca
de el terminal de salida de señal 50. De una parte, de acuerdo con
el circuito modificado de la Fig. 5, una señal que tiene la misma
fase como aquella de la señal de entrada del terminal 21 se
transmite a la base de un transistor npn Q20 que forma un circuito
seguidor emisor, y la señal se saca del terminal de salida de señal
50. En las Fig. 4 y 5, se asume que Ra se da como sigue:
Ra =
R11+R13+R14
En el circuito de la Fig.5, cuando una señal
varia entre un mínimo voltaje 4 V y un máximo voltaje 8 V con un
voltaje central de 6 V (Vref) se ingresa desde el terminal de
entrada de señal 21, el voltaje en el terminal de salida de señal
50 cambia entre un voltaje mínimo 2V y un voltaje máxima 10 V con un
voltaje central de 6 V. de otra parte, el voltaje recolector del
transistor Q12 cambia entre un voltaje mínimo 2.7 V y un voltaje
máxima de 10.7 V con un voltaje central de 6.7 V debido a la caída
de voltaje de aproximadamente 0.7 V entre la base y el emisor del
transistor Q20.
Adicionalmente, el voltaje base del transistor
Q12, que es un voltaje dividido del voltaje en el terminal de
salida de señal 50, se da por las resistencias de las resistencias
Ra y R12. Por lo tanto, el voltaje base del transistor Q12 cambia
entre un voltaje mínimo de 4 V y un voltaje máximo de 8 V con un
voltaje centro de 6 V. en este caso, sin embargo, el voltaje mínimo
de la base del transistor Q12 es 4 V, y el voltaje mínimo del
recolector del transistor Q12 es 2.7 V. por lo tanto, el voltaje de
dolarización aplicado entre la base y el recolector del transistor
12 es tan bajo que el transistor no puede trabajar normalmente
debido a que una señal de entrada cercana al nivel de voltaje
mínimo se llega a apagar.
De otra parte, en la configuración de acuerdo
con la realización de la presente invención mostrada en la Fig.4,
cuando una señal surge entre una voltaje mínimo de 4 V y un voltaje
máximo de 8 V con un voltaje centro de 6 V (Vref) ingresa del
terminal de entrada de señal 21, el voltaje en el terminal de salida
de señal 50 cambia entre un voltaje mínimo 2 V y un voltaje máximo
10 V con un voltaje centro de 6 V. adicionalmente, debido a que el
voltaje base del transistor Q12 es un voltaje dividido del voltaje
en el terminal de salida de señal 50 y puede ser dado por las
resistencias de las resistencias Ra y R12, el voltaje base del
transistor Q12 cambia entre un voltaje mínimo 4 V y un voltaje
máximo 8 V con un voltaje centro de 6 V. sin embargo, debido a que
el voltaje del recolector del transistor 12 es el voltaje Vcc, el
transistor Q12 puede operar en rango completo entre los valores
máximo y mínimo de la señal.
Cuando se muestra la configuración convencional
en la Fig. 6 formada dentro de un circuito integrado semiconductor,
es necesario proporcionar el área en donde las resistencias R1, R2,
R3, R4, R5, y R6 se forman en el circuito. De otra parte, cuando un
circuito de acuerdo con la realización de la presente invención
mostrada en la Fig. 1 se forma dentro de un circuito integrado
semiconductor, es necesario asegurar el área en donde las
resistencias R11, R12, R13, R14 se forman en el circuito. Sin
embargo el área para las resistencias R11, R12, R13 es
sustancialmente la misma como el área necesaria para formar las
resistencias R1 y R2. Por lo tanto, el área para las resistencias
R3, R4, R5, R6 se puede eliminar. Se asume que son necesarias para
forma una resistencia de 1 k\Omega que es sustancialmente igual
al área para un transistor. De acuerdo con el ejemplo de la Fig. 6
la resistencia de R3, R4, R5, R6 es aproximadamente 14 k\Omega.
Por lo tanto, en un ejemplo en la Fig. 1, se puede eliminar un área
para 14 transistores.
Adicionalmente, de acuerdo con el diagrama de
circuitos de la Fig.1, las resistencias R11 a R14 siempre se
utilizan cuando cualquiera de los circuitos diferenciales 22, 24,
26, 28 se seleccionan y operan. Debido a la característica, se
puede eliminar un cierto número de resistencias. Adicionalmente, el
circuito de salida 30 se utiliza comúnmente cuando cualquiera de
los circuitos diferenciales 22, 24, 26, y 28 se seleccionan y
utilizan. Debido a la característica, se puede eliminar un cierto
número de elementos de circuito, reduciendo por lo tanto el área
necesaria para los elementos de circuito formados de otra manera en
un circuito integrado semiconductor.
Claims (3)
1. Un circuito amplificador de ganancia variable
que tiene múltiples circuitos diferenciales (22,24,26,28) cada
circuito diferencial tiene dos terminales de entrada y una Terminal
de salida, uno de los terminales de entrada de cada uno de los
circuitos diferenciales se conecta en común a un terminal de entrada
de señal para ingresar una señal a cada uno de los circuitos
diferenciales, uno cualquiera de los circuitos diferenciales se
selecciona para operar; y
Un circuito de salida (30) que tiene un terminal
de ingreso conectado en común a cada terminal de salida de los
circuitos diferenciales y un terminal de salida de señal (50), el
circuito de salida ingresa una señal de salida de cualquier
circuito diferencial y saca una señal de salida del terminal de
salida de señal;
Caracterizado porque el circuito
amplificador de ganancia variable comprende
Múltiples resistencias (R11, R12, R13, R14)
conectadas en serie entre el terminal de salida de señal y un
terminal al que se aplica un voltaje de referencia, cada unión entre
las resistencias (R11, R12, R13, R14) se conectan a una de las
otras terminales de entrada de los circuitos diferenciales.
2. El circuito amplificador de ganancia variable
de acuerdo con la reivindicación 1, en donde:
Cada uno de los circuitos diferenciales incluye
un para de transistores (Q11, Q12, a Q17, Q18); y
Un recolector de un transistor cuya base se
relaciona como uno de los terminales de entrada de cada uno de los
circuitos diferenciales que se conecta al Terminal de salida.
3. El circuito amplificador de ganancia variable
de acuerdo con la reivindicación 2, en donde:
El circuito de salida incluye un transmisor
emisor común (Q19) cuya base se conecta a cada uno de los terminales
de salida de los circuitos diferenciales y cuyo recolector se
conecta al Terminal de salida de señal (50).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006324045A JP2008141358A (ja) | 2006-11-30 | 2006-11-30 | 利得可変増幅回路 |
| JP2006-324045 | 2006-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2329183T3 true ES2329183T3 (es) | 2009-11-23 |
Family
ID=39050628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES07020764T Active ES2329183T3 (es) | 2006-11-30 | 2007-10-24 | Circuito amplificadores de ganancia variable. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7501893B2 (es) |
| EP (1) | EP1928087B1 (es) |
| JP (1) | JP2008141358A (es) |
| KR (1) | KR100931548B1 (es) |
| CN (1) | CN101192811A (es) |
| DE (1) | DE602007001940D1 (es) |
| ES (1) | ES2329183T3 (es) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI274931B (en) | 2005-12-16 | 2007-03-01 | Quanta Display Inc | Circuit for amplifying a display signal to be sent to a repair line by using a non-inverting amplifier |
| US9124228B2 (en) * | 2013-04-04 | 2015-09-01 | Qualcomm Incorporated | Amplifiers with boosted or deboosted source degeneration inductance |
| CN105471400A (zh) * | 2014-08-13 | 2016-04-06 | 国民技术股份有限公司 | 音频信号的接收、发送装置、接收、发送方法及收发系统 |
| TWI599165B (zh) * | 2016-10-13 | 2017-09-11 | 智原科技股份有限公司 | 可變增益放大器 |
| CN108895878A (zh) * | 2018-02-23 | 2018-11-27 | 中国工程物理研究院激光聚变研究中心 | 一种柔性导冷连接件及其连接方法 |
| US11271535B2 (en) * | 2019-02-28 | 2022-03-08 | SiliconIntervention Inc. | Analog computer with variable gain |
| EP3985868B1 (en) | 2020-10-16 | 2025-08-13 | Nxp B.V. | An attenuator arrangement |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56168417A (en) | 1980-05-29 | 1981-12-24 | Mitsubishi Electric Corp | Amplifier |
| JPS583612U (ja) * | 1981-06-29 | 1983-01-11 | ソニー株式会社 | 増幅回路 |
| JPS592415A (ja) * | 1982-06-28 | 1984-01-09 | Fujitsu Ltd | 増幅器 |
| JP2647725B2 (ja) | 1990-03-09 | 1997-08-27 | 三菱電機株式会社 | 電圧比較器 |
| JP2973492B2 (ja) | 1990-08-22 | 1999-11-08 | ソニー株式会社 | 半導体薄膜の結晶化方法 |
| JPH0974322A (ja) | 1995-09-04 | 1997-03-18 | Fuji Photo Film Co Ltd | 可変利得増幅器 |
| JP3537560B2 (ja) | 1995-10-02 | 2004-06-14 | 富士通株式会社 | 電流−電圧変換器及び光受信器 |
| US5684431A (en) * | 1995-12-13 | 1997-11-04 | Analog Devices | Differential-input single-supply variable gain amplifier having linear-in-dB gain control |
| JP2990147B2 (ja) * | 1998-02-20 | 1999-12-13 | 日本電気アイシーマイコンシステム株式会社 | 利得可変増幅回路 |
| JP2000004136A (ja) * | 1998-06-17 | 2000-01-07 | Rohm Co Ltd | ゲイン切り換え増幅回路 |
| JP3573975B2 (ja) | 1998-10-23 | 2004-10-06 | 日本オプネクスト株式会社 | 光受信器、位相同期ループ回路、電圧制御発振器および周波数応答可変増幅器 |
| JP2001036361A (ja) * | 1999-07-15 | 2001-02-09 | Mitsubishi Electric Corp | 電子ボリューム |
| US6445248B1 (en) * | 2000-04-28 | 2002-09-03 | Analog Devices, Inc. | Low noise amplifier having sequentially interpolated gain stages |
| JP2002232249A (ja) * | 2001-02-01 | 2002-08-16 | Sanyo Electric Co Ltd | 対数増幅回路 |
| US6714075B2 (en) * | 2001-11-16 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Variable gain amplifier and filter circuit |
| JP2004266309A (ja) * | 2003-01-14 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 可変利得増幅回路及び無線通信装置 |
| US7088179B2 (en) | 2003-09-15 | 2006-08-08 | Analog Devices, Inc. | Single-ended input, differential output low noise amplifier |
| JP4689309B2 (ja) * | 2005-03-18 | 2011-05-25 | ローム株式会社 | 増幅回路ならびに電子機器 |
| JP2006311361A (ja) * | 2005-04-28 | 2006-11-09 | Rohm Co Ltd | 減衰器、それを用いた可変利得増幅器ならびに電子機器 |
| US20060258319A1 (en) * | 2005-05-10 | 2006-11-16 | Bernd Wuppermann | Integrated wide bandwidth attenuating-and-amplifying circuit |
| US7259620B2 (en) * | 2005-06-27 | 2007-08-21 | Linear Technology Corporation | Wide dynamic range switching variable gain amplifier and control |
-
2006
- 2006-11-30 JP JP2006324045A patent/JP2008141358A/ja active Pending
-
2007
- 2007-10-23 KR KR1020070106552A patent/KR100931548B1/ko not_active Expired - Fee Related
- 2007-10-24 ES ES07020764T patent/ES2329183T3/es active Active
- 2007-10-24 US US11/877,895 patent/US7501893B2/en active Active
- 2007-10-24 DE DE602007001940T patent/DE602007001940D1/de active Active
- 2007-10-24 EP EP07020764A patent/EP1928087B1/en not_active Not-in-force
- 2007-11-28 CN CNA2007101960041A patent/CN101192811A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN101192811A (zh) | 2008-06-04 |
| EP1928087A1 (en) | 2008-06-04 |
| US20080129384A1 (en) | 2008-06-05 |
| KR20080049613A (ko) | 2008-06-04 |
| DE602007001940D1 (de) | 2009-09-24 |
| JP2008141358A (ja) | 2008-06-19 |
| EP1928087B1 (en) | 2009-08-12 |
| KR100931548B1 (ko) | 2009-12-14 |
| US7501893B2 (en) | 2009-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2329183T3 (es) | Circuito amplificadores de ganancia variable. | |
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| JPH06506577A (ja) | 交換回路 | |
| KR940007974B1 (ko) | 전자회로 | |
| US20250330129A1 (en) | Open loop process and temperature independent bias circuit for stacked device amplifiers | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| JPH0374529B2 (es) | ||
| JPH0750526A (ja) | 平衡型カスコード電流ミラー | |
| US5243235A (en) | Sample-and-hold circuit | |
| JPH02104007A (ja) | 高周波増幅器用入力回路 | |
| US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
| US6300811B1 (en) | Differential amplifier | |
| JPH02224509A (ja) | 差動増幅器のオフセット・トリム回路 | |
| JPS6315764B2 (es) | ||
| JPS63185206A (ja) | 寄生インピーダンス中和回路 | |
| US6469580B2 (en) | Fully differential, variable-gain amplifier and a multidimensional amplifier arrangement | |
| TW201145807A (en) | An amplifier circuit with step gain | |
| US5450034A (en) | Reflected plate amplifier | |
| US3460049A (en) | Single ended and differential stabilized amplifier | |
| JPH04312005A (ja) | 増幅回路 | |
| JPS6110340Y2 (es) | ||
| JPH05110351A (ja) | 電流電圧変換回路 | |
| JPS6020608A (ja) | 差動増幅回路 | |
| JPS5999510A (ja) | 定電圧回路 |