JPH02101765A - 樹脂封止型半導体装置用リードフレーム - Google Patents

樹脂封止型半導体装置用リードフレーム

Info

Publication number
JPH02101765A
JPH02101765A JP63254506A JP25450688A JPH02101765A JP H02101765 A JPH02101765 A JP H02101765A JP 63254506 A JP63254506 A JP 63254506A JP 25450688 A JP25450688 A JP 25450688A JP H02101765 A JPH02101765 A JP H02101765A
Authority
JP
Japan
Prior art keywords
solder
semiconductor element
die pad
plating
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63254506A
Other languages
English (en)
Inventor
Toshihiko Shimada
島田 寿彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP63254506A priority Critical patent/JPH02101765A/ja
Publication of JPH02101765A publication Critical patent/JPH02101765A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子をダイパッド上に確実に固定するこ
とのできる樹脂封止型半導体装置用リードフレームに関
する。
(従来の技術) ダイパッド上あるいは素子付部上に半導体素子を固定す
るには一般に3つの方法が採られている。
その1つはセラミックパッケージに主として採用されて
いるものであり、素子付部に金めつきを施しておき、金
−シリコン共晶合金によって半導体素子を素子付部上に
固定するものである。
次は、やはりセラミックパッケージに多用されているも
のであるが、半導体素子を銀ペーストによって素子付部
に固定するものである。
第3の方法は樹脂封止型半導体装置に使用されるリード
フレームに用いられているものであるが、ダイパッド上
に銀めっきを施しておき、この銀めっき被膜上にはんだ
付けにより半導体素子を固定する方法である。はんだ合
金は融点が低いのであるが、樹脂封止の際の温度には充
分耐えられるので、コスト的に安いはんだ合金が使用さ
れる。また素材金属上に半導体素子を直接はんだ付けす
ることも考えられる。しかし、この場合にはダイパッド
上をフラックス処理する必要があり、フラックス中に含
まれるハロゲンが半導体素子に悪影響を及ぼすことから
、上記のように、はんだ合金となじみがよく、フラック
ス処理の必要のない銀めっき被膜をダイパッド上に形成
しておいてはんだ付けを行うようにしているのである。
なお素材金属上に直接に半導体素子を固定するには、は
んだ合金を用いずに前述の銀ペーストを用いるようにし
ている。
(発明が解決しようとする課B) 上記のように、はんだ付けにより半導体素子をダイパッ
ド上に固定するのは、はんだ合金と銀めっき被膜とのな
じみがよく、またコスト的にも有利である。
しかしながら、はんだ合金と銀めっき被膜とのなじみが
よいことは、かえって次のような問題があることが判明
した。
通常グイバンド部に半導体素子を固定するには、ダイパ
ッドの銀めっき被膜上にはんだポール、あるいははんだ
リボンを置き、その上に半導体素子を乗せ、はんだボー
ル、あるいははんだリボンを溶かして、半導体素子を押
圧しながらダイパッド上で動かして固定する。
このダイパッド上にめっきにより形成された銀めっき被
膜の品質にはかなりバラツキがある。すなわち、めっき
条件、めっき液の状態により、銀めっき被膜表面の平滑
度にバラツキが生じたり、銀めっき被膜の純度にバラツ
キが生じたりする。
また周囲条件により、銀めっき被膜の表面に酸化膜が生
じたり、銀めっき被膜表面が汚染されたりする。
通常はんだ合金と銀めっき被膜とは相互に熔融して固溶
体を形成するのであるが、銀めっき被膜の品質および表
面状態によって固溶体の形成状態に大きな差異がある。
発明者が観察したところ、銀めっき被膜の内部まで固溶
体が形成されると、はんだ合金が銀めっき被膜中に食わ
れた状態となって半導体素子の接合面積が減少し、半導
体素子の必要な接合強度が得られないという問題が生じ
た。
一方、銀めっき被膜とはんだ合金の固溶体が良好に形成
されないと、前述のように固定の際半導体素子をダイパ
ッド上で押圧しなから勤かずと、余分なはんだが半導体
素子周囲に溢れグイバンド外へ流れてしまうという問題
が生じた。
すなわち従来においては銀めっき被膜の状態により、は
んだ合金と銀めっき被膜との固溶体の形成状態が異なる
ため、半導体装置組立て工程でしばしば問題となってい
た。
本発明は上記の問題点を解消すべくなされたもので、そ
の目的とするところは、半導体素子を所定の接合強度で
確実に固定することのできる樹脂封止型半導体装置用リ
ードフレームを提供するにある。
(課題を解決するための手段) 上記目的を達成するため、本発明に係る樹脂封止型半導
体装置用リードフレームでは、半導体素子を固定するダ
イパッド面上にはんだめっきにより直接はんだ合金を被
着したことを特徴としている。
(作用) ダイパッド面上に、直接、はんだめっきによりはんだ合
金が被着されている。このはんだ合金ははんだめっきの
前処理によってダイパッド上に強固に被着することがで
きる。したがって従来のよ・うに銀めっき被膜の状態に
左右されることなく、はんだ合金を介して半導体素子を
ダイパッド上に強固に固定することができる。
(実施例) 以下では本発明の好適な一実施例を添付図面に基づいて
詳細に説明する。
本発明では、第1図〜第4図に示すように、ダイパッド
10上に直接はんだめっきを施してはんだ合金被膜(以
下単にはんだめっきという)12を形成しておくのであ
る。
このはんだめっき12は、第1図のようにダイパッド1
0全面に形成してもよいし、第2図〜第4図のように部
分的に形成してもよい。すなわち半導体素子の必要な接
合強度が得られればよいのであるから、全面でなくて部
分的であってもよいのである。むしろ、接合時にはんだ
が外部に溢れないように、第3図のドツト状、あるいは
第4図の帯状等の部分めっきの方が好ましい。
はんだめっき12の厚さは10μm程度で充分である。
リードフレーム素材は鋼材、42合金材など種々用いる
ことができる。
ダイパッド10とはんだめっき12の密着強度は、めっ
きの前処理を充分行うことで決まる。このようにはんだ
めっき12がグイバンド10上に充分な強度で形成され
てさえいれば、後に半導体素子を固定する際、シリコン
に対するはんだの濡れ性はもともと良好であるから、フ
ラックス処理を施さなくとも半導体素子を強固に固定す
ることができる。
リードフレーム14の内部リード16先端にはワイヤボ
ンディングのための部分銀、あるいは部分金めっきを施
しておく。
また外部リード18には、外部基板等への接続用のはん
だめっき被膜を上記ダイパッド10へのはんだめっき1
2と同時に形成しておくのがよい。
めっきの順序としては、部分銀めっきあるいは部分金め
っきより先にはんだめっきを施すようにして、部分銀め
っき、あるいは部分金めっき被膜中への不純物の混入を
防止するようにするのがペターである。
なお、半導体素子と内部リード16との間のワイヤボン
ディングの際に熱が加わることから、はんだめっき12
は、いわゆる6−4はんだよりも融点の高い1−9はん
だ、9−1はんだ、あるいは7−3はんだなどとなるよ
うにめっきすると一層好都合である。しかしワイヤボン
ディング条件を適宜に設定することで6−4はんだであ
っても充分使用できる。
外部リード18にはそれ程苛酷な加熱条件が加わらない
ので、もちろん6−4はんだでも充分である。したがっ
てダイパッド10上と外部リード18上とのはんだの種
類は異なってもよい。
以上のように構成されているので、ダイパッド10のは
んだめっき12上に半導体素子を載せ、加熱してはんだ
めっき12を溶かし、半導体素子を押圧しながら動かし
て半導体素子を固定することができる。
以上、本発明につき好適な実施例を上げて種々説明した
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
(発明の効果) 以上のように本発明に係る樹脂封止型半導体装置用リー
ドフレームによれば、半導体素子を固定するダイパッド
上に直接はんだめっき被膜が形成されているので、従来
のように銀めっき被膜の状態に左右されることなく、半
導体素子を良好に固定することができる。
【図面の簡単な説明】
第1図はグイバンド上全面にはんだめっきを施した状態
を示す平面図、第2図〜第4図はそれぞれダイパッド上
に部分的にはんだめっきを施した状態を示す説明図であ
る。 10・・・ダイパッド、  12・・・はんだめっき、
  14・・・リードフレーム、  16・・・内部リ
ード、  18 ・ ・ ・外部リード。 図 面

Claims (1)

    【特許請求の範囲】
  1. 1、半導体素子を固定するダイパッド面上にはんだめっ
    きにより直接はんだ合金を被着して成る樹脂封止型半導
    体装置用リードフレーム。
JP63254506A 1988-10-07 1988-10-07 樹脂封止型半導体装置用リードフレーム Pending JPH02101765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63254506A JPH02101765A (ja) 1988-10-07 1988-10-07 樹脂封止型半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63254506A JPH02101765A (ja) 1988-10-07 1988-10-07 樹脂封止型半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH02101765A true JPH02101765A (ja) 1990-04-13

Family

ID=17266001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63254506A Pending JPH02101765A (ja) 1988-10-07 1988-10-07 樹脂封止型半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH02101765A (ja)

Similar Documents

Publication Publication Date Title
KR100552353B1 (ko) 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPS59155950A (ja) 半導体装置用セラミックパッケージ
US6319828B1 (en) Method for manufacturing a chip scale package having copper traces selectively plated with gold
US5338704A (en) Semiconductor device and method of manufacturing the same
JPS6236394B2 (ja)
JPH01253926A (ja) 半導体装置のリードフレーム
JPS6323661B2 (ja)
JPS60241241A (ja) 半導体装置
JP2966079B2 (ja) リードフレーム、これを用いた半導体装置および半導体装置の実装方法
JP2537630B2 (ja) 半導体装置の製造方法
JPH05308083A (ja) 半導体装置
JPS58103198A (ja) 電子部品の取付け方法
JP3380058B2 (ja) バンプ転写用フレーム
JP2603100B2 (ja) 電子部品塔載用基板の製造方法
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH0637123A (ja) 半導体装置
JPH01137659A (ja) リードフレーム及びその製造方法
JPS59144160A (ja) プラスチツク封止型ic
JPH04142042A (ja) 半導体装置の製造方法
JPH07147292A (ja) 半導体装置の製造方法
JPS59144159A (ja) プラスチツク封止型ic
JPH10223682A (ja) 半導体装置及びその製造方法
JPH03274756A (ja) 固体撮像素子およびその製造方法
JPH08288292A (ja) ベアーチップへの半田バンプ形成方法
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法