JPH02103642A - 履歴情報格納方式 - Google Patents
履歴情報格納方式Info
- Publication number
- JPH02103642A JPH02103642A JP63256844A JP25684488A JPH02103642A JP H02103642 A JPH02103642 A JP H02103642A JP 63256844 A JP63256844 A JP 63256844A JP 25684488 A JP25684488 A JP 25684488A JP H02103642 A JPH02103642 A JP H02103642A
- Authority
- JP
- Japan
- Prior art keywords
- register
- microinstruction
- history information
- tracer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は履歴情報の枯納方式に係り、特に制御記憶に格
納されたマイクロプログラムで制御されるデータ処理シ
ステムで、実行１〜九マイクロ命令のアドレスおよび制
御情報を履歴情報と１−て格納するトレーサにおける履
歴情報格納方式に関するものである。
納されたマイクロプログラムで制御されるデータ処理シ
ステムで、実行１〜九マイクロ命令のアドレスおよび制
御情報を履歴情報と１−て格納するトレーサにおける履
歴情報格納方式に関するものである。
マイクロプログラムで制御されるデータ処理システムに
おいては、Ｒ，ＡＳ （Ｒ，ｅｌｉａｂｉｌｔｔｙＡｙ
ｓｉｉｌａｂｉｌｉｔ、）’ ８ｅｒｖｔｅｅａｅＨｉ
ｔ７） の−環としてマイクロ命令アドレスなどの時
系列データをトレーサメモリ中に格納しておキ、＠害発
生時ヤデバグ作業においてトレーサメモリに格納された
履歴情報を読み出し、その内容を解析し、問題の発生原
因の究明や処理対策を行うようにしている。
おいては、Ｒ，ＡＳ （Ｒ，ｅｌｉａｂｉｌｔｔｙＡｙ
ｓｉｉｌａｂｉｌｉｔ、）’ ８ｅｒｖｔｅｅａｅＨｉ
ｔ７） の−環としてマイクロ命令アドレスなどの時
系列データをトレーサメモリ中に格納しておキ、＠害発
生時ヤデバグ作業においてトレーサメモリに格納された
履歴情報を読み出し、その内容を解析し、問題の発生原
因の究明や処理対策を行うようにしている。
そして、従来のマイクロ命令シーケ／ストレースは第５
図に示すように、実行しｆｃ−１ｒイクロ命令アドレス
をすべて一率にトレースする構成となっていた。
図に示すように、実行しｆｃ−１ｒイクロ命令アドレス
をすべて一率にトレースする構成となっていた。
従来のマイクロ命令シーケ／ストレースの一例を示す第
５図において、１はマイクロプログラムｆ：ｗ！１納し
ている制御記憶（メモリ）、２はこの制御記憶（メモリ
）１をアクセスするための１イク口命令アドレスを保持
するレジスタである。３はアクセスされたマイクロ命令
を受けるレジスタであシ、いくつかのフィールドに分か
れている。そして、各フィールドの出力が直接側々の回
路（図示せず）を制御し、マイクロ命令を実行すること
になる。フィールド３１はマイクロ命令の順序制御を行
うコマンドのフィールドであシ、信号線１０３を介して
分岐判定回路４に入力される。ここで、上記コマンドは
大きく分けると、無条件分岐コマンドと条件コマンドの
２つに分かれるが、無条件分岐コマンドであると分岐判
定回路４の出力はレジスタ２に保持されているアドレス
そのものとなシ、条件分岐コマンドであると分岐判定回
路４の出力はレジスタ２に保持されているアドレスを分
岐判定条件１０４で修飾したアドレスとなる。そして、
レジスタ５は分岐判定回路４の出力を受けるレジスタで
あシ、常に実際に実行するマイクロ命令のアドレスを保
持する。
５図において、１はマイクロプログラムｆ：ｗ！１納し
ている制御記憶（メモリ）、２はこの制御記憶（メモリ
）１をアクセスするための１イク口命令アドレスを保持
するレジスタである。３はアクセスされたマイクロ命令
を受けるレジスタであシ、いくつかのフィールドに分か
れている。そして、各フィールドの出力が直接側々の回
路（図示せず）を制御し、マイクロ命令を実行すること
になる。フィールド３１はマイクロ命令の順序制御を行
うコマンドのフィールドであシ、信号線１０３を介して
分岐判定回路４に入力される。ここで、上記コマンドは
大きく分けると、無条件分岐コマンドと条件コマンドの
２つに分かれるが、無条件分岐コマンドであると分岐判
定回路４の出力はレジスタ２に保持されているアドレス
そのものとなシ、条件分岐コマンドであると分岐判定回
路４の出力はレジスタ２に保持されているアドレスを分
岐判定条件１０４で修飾したアドレスとなる。そして、
レジスタ５は分岐判定回路４の出力を受けるレジスタで
あシ、常に実際に実行するマイクロ命令のアドレスを保
持する。
レジスタ２には命令開始時または割込み処理開始時では
その開始アドレスが信号線１０１ を介してセットされ
、その後は開始アドレスでアクセスしたマイクロ命令語
の中のネクストアドレスが信号線１０２を介してセット
され、順次マイクロプログラムを実行していく。
その開始アドレスが信号線１０１ を介してセットされ
、その後は開始アドレスでアクセスしたマイクロ命令語
の中のネクストアドレスが信号線１０２を介してセット
され、順次マイクロプログラムを実行していく。
レジスタ６はトレーサへの書込みデータを保持するレジ
スタであル、レジスタ５の保持しているデータ（マイク
ロ命令アドレス）がセットされる。
スタであル、レジスタ５の保持しているデータ（マイク
ロ命令アドレス）がセットされる。
レジスタＩはトレーサメモリ８のアドレスを保持するア
ドレスレジスタで、トレーサヘデータが格納される毎に
＋１加算される。
ドレスレジスタで、トレーサヘデータが格納される毎に
＋１加算される。
以上説明した構成によフ実行したマイクロ命令のアドレ
スがすべて一率にトレーサメモリ８にサイクリックに履
歴情報として格納される。
スがすべて一率にトレーサメモリ８にサイクリックに履
歴情報として格納される。
上述した従来のマイクロ命令シーケンストレースでは、
本来、履歴情報としてはマイクロ命令のシーケンスが分
岐するときの分岐方向だけ残せばその８歴情報から実際
のシーケンスを追うことが可能であるにもかかわらず、
実行したマイクロ命令アドレスを全て一率にＨＩＭ情報
としてトレーサメモリに格納していた。このため、トレ
ーサメモリは大容量のメモリを必要とするのみならず、
特にループを構成するマイクロプログラムにおいては、
その履歴内容に冗長の部分が多くなシ、メモリ資源が有
効に利用され彦いという課題があった。
本来、履歴情報としてはマイクロ命令のシーケンスが分
岐するときの分岐方向だけ残せばその８歴情報から実際
のシーケンスを追うことが可能であるにもかかわらず、
実行したマイクロ命令アドレスを全て一率にＨＩＭ情報
としてトレーサメモリに格納していた。このため、トレ
ーサメモリは大容量のメモリを必要とするのみならず、
特にループを構成するマイクロプログラムにおいては、
その履歴内容に冗長の部分が多くなシ、メモリ資源が有
効に利用され彦いという課題があった。
本発明の履歴情報格納方式は、制御記憶に格納されたマ
イクロプログラムで制御されるデータ処理システムで、
実行したマイクロ命令のアドレスおよび制御情報を履歴
情報として格納するトレーサにおいて、上記マイクロ命
令が条件分岐したときその分岐方向を履歴情報として格
納する第１の格納手段と、上記マイクロ命令が条件分岐
したときその分岐方向が前回条件分岐したときの分岐方
向と一致しているかをチェックし一致していればその連
続一致回数を計数し履歴情報として格納する第２の格納
手段を備えてなるものである。
イクロプログラムで制御されるデータ処理システムで、
実行したマイクロ命令のアドレスおよび制御情報を履歴
情報として格納するトレーサにおいて、上記マイクロ命
令が条件分岐したときその分岐方向を履歴情報として格
納する第１の格納手段と、上記マイクロ命令が条件分岐
したときその分岐方向が前回条件分岐したときの分岐方
向と一致しているかをチェックし一致していればその連
続一致回数を計数し履歴情報として格納する第２の格納
手段を備えてなるものである。
本発明においては、不必要な履歴情報が格納されりく、
また、ループのようが繰り返しシーケンスのトレースに
おいてはその繰少返しの回数を履歴情報とする。
また、ループのようが繰り返しシーケンスのトレースに
おいてはその繰少返しの回数を履歴情報とする。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による履歴情報格納方式の一実施例を示
すブロック図である。
すブロック図である。
この第１図において第５図と同一符号のものは相当部分
を示し、９はレジスタ３のフィールド３１を次のタイミ
ングでセットするレジスタであシ、マイクロ命令順序制
御コマンドを保持する。１０はレジスタ９の保持してい
るデータが条件分岐コマンドであることを検出するデコ
ーダであり、その結果がレジスタ１１にセットされる。
を示し、９はレジスタ３のフィールド３１を次のタイミ
ングでセットするレジスタであシ、マイクロ命令順序制
御コマンドを保持する。１０はレジスタ９の保持してい
るデータが条件分岐コマンドであることを検出するデコ
ーダであり、その結果がレジスタ１１にセットされる。
そして、デコーダ１０の出力１０５はレジスタ（トレー
サ書込みデータレジスタ）６とレジスタ（トレーサアド
レスレジスタ）アおよびカクンタ１２ならびにレジスタ
１３のセット信号でもある。レジスタ１１はトレーサ書
込み許可を示すイネーブル信号を出力する。
サ書込みデータレジスタ）６とレジスタ（トレーサアド
レスレジスタ）アおよびカクンタ１２ならびにレジスタ
１３のセット信号でもある。レジスタ１１はトレーサ書
込み許可を示すイネーブル信号を出力する。
そして、レジスタ（トレーサ書込みデータレジスタ）６
には、レジスタ９が条件分岐コマンドを保持したときだ
け、レジスタ５の保持しているマイクロ命令アドレスが
セットされる。つ壕シ、マイクロ命令シーケンスが条件
分岐したときのその分岐方向アドレスを保持する。比較
回路１４はレジスタ５とレジスタ６の値を比較し、その
比較結果はデコーダ１０の出力１０５（セット信号）に
よりレジスタ１３にセットされる。このレジスタ（分岐
方向一致フラグレジスタ）１３はマイクロ命令シーケン
スが条件分岐したときの分岐方向が、前回の条件分岐時
の分岐方向と同じであるかどうかを示す。そして、レジ
スタ（分岐方向一致フラグレジスタ）１３の出力はセ１
７クタ１５の選択信号１０８ となり、このセレクタ１
５は分岐方向−致フラグが不一致であればレジスタ（ト
１／−ザ書込み、データレジスタ）６の出力を選択１〜
、一致であればカウンタ１２の出力を選択する。とのカ
ウンタ１２はデコーダ１０・の出力１０５（セット信号
）により＋１ずつ加算するカウンタである。そして、デ
コーダ１０の出力１０５（セット信号→がＯＮでも比較
回路１４の比較結果が不一致であると常に初期値ｒ００
１Ｊ にリセットされる。
には、レジスタ９が条件分岐コマンドを保持したときだ
け、レジスタ５の保持しているマイクロ命令アドレスが
セットされる。つ壕シ、マイクロ命令シーケンスが条件
分岐したときのその分岐方向アドレスを保持する。比較
回路１４はレジスタ５とレジスタ６の値を比較し、その
比較結果はデコーダ１０の出力１０５（セット信号）に
よりレジスタ１３にセットされる。このレジスタ（分岐
方向一致フラグレジスタ）１３はマイクロ命令シーケン
スが条件分岐したときの分岐方向が、前回の条件分岐時
の分岐方向と同じであるかどうかを示す。そして、レジ
スタ（分岐方向一致フラグレジスタ）１３の出力はセ１
７クタ１５の選択信号１０８ となり、このセレクタ１
５は分岐方向−致フラグが不一致であればレジスタ（ト
１／−ザ書込み、データレジスタ）６の出力を選択１〜
、一致であればカウンタ１２の出力を選択する。とのカ
ウンタ１２はデコーダ１０・の出力１０５（セット信号
）により＋１ずつ加算するカウンタである。そして、デ
コーダ１０の出力１０５（セット信号→がＯＮでも比較
回路１４の比較結果が不一致であると常に初期値ｒ００
１Ｊ にリセットされる。
このカウンタ１２のカワント値はマイクロ命令シーケン
スが同一方向に連続して条件分岐した回数を表わす。
スが同一方向に連続して条件分岐した回数を表わす。
デコーダ１６は力Ｉ；Ｆ／夕１２のカワ／ト値が初期値
ｒｏｏＩＪであることを検出し、・その出力はレジスタ
７のセット条件の１つとなる。このレジスタ７ Ｉｃｅ
、トレーサのアドレスを保持するアドレスレジスタ′１
ｒ′あシ、デコーダ１６の出力１０７と比較回路１４の
出力１０６の反転値１１０がオアゲート１７ｆＯＨされ
た出力１０９ とデコーダ１０の出力１０５（セット信
号〕とがアンドゲート１８でＡＮＤされた結果により＋
１加算される。すなわチ、マイクロ命令シーケンスが条
件分岐であり、かつカウンタ１２のカワント値が初期値
ｒ００１Ｊであるか、または比較回路１４の比較結果が
不一致であるとき（−１加算される。また、その加算結
果のオーバーフローは無視されザイクリツクなアドレス
となる。１９は比較回路１４の出力１０Ｂを入力とする
ナントゲートである。
ｒｏｏＩＪであることを検出し、・その出力はレジスタ
７のセット条件の１つとなる。このレジスタ７ Ｉｃｅ
、トレーサのアドレスを保持するアドレスレジスタ′１
ｒ′あシ、デコーダ１６の出力１０７と比較回路１４の
出力１０６の反転値１１０がオアゲート１７ｆＯＨされ
た出力１０９ とデコーダ１０の出力１０５（セット信
号〕とがアンドゲート１８でＡＮＤされた結果により＋
１加算される。すなわチ、マイクロ命令シーケンスが条
件分岐であり、かつカウンタ１２のカワント値が初期値
ｒ００１Ｊであるか、または比較回路１４の比較結果が
不一致であるとき（−１加算される。また、その加算結
果のオーバーフローは無視されザイクリツクなアドレス
となる。１９は比較回路１４の出力１０Ｂを入力とする
ナントゲートである。
そして、レジスタ５．６．７とトレーサメモリ８および
レジスタ９ならびにデコーダ１０．レジスタ１１．セレ
クタ１５はマイクロ命令が条件分岐したときその分岐方
向を履歴情報として格納する手段を構成し、オた、レジ
スタ５．６．７とトレーサメモリ８およびカウンタ１２
ならびにレジスタ１３．比較回路１４．セレクタ１５は
マイクロ命令が条件分岐したときその分岐方向が前回条
件分岐したときの分岐方向と一致しているかをチェック
し一致していればその連続一致回数を計数し履歴情報と
して格納する手段を構成している。
レジスタ９ならびにデコーダ１０．レジスタ１１．セレ
クタ１５はマイクロ命令が条件分岐したときその分岐方
向を履歴情報として格納する手段を構成し、オた、レジ
スタ５．６．７とトレーサメモリ８およびカウンタ１２
ならびにレジスタ１３．比較回路１４．セレクタ１５は
マイクロ命令が条件分岐したときその分岐方向が前回条
件分岐したときの分岐方向と一致しているかをチェック
し一致していればその連続一致回数を計数し履歴情報と
して格納する手段を構成している。
つぎに、動作フローについて第２図に示すてイクロプロ
グクムを例に説明する。
グクムを例に説明する。
この第２図において、アルファベットＡ、Ｂ。
（：’ ５ｅｅｓはマイクロ命令アドレスを示し、マイ
クロ命令Ａと呼ぶときは、アドレス人のマイクロ命令の
ことである。この例では、ＢからＥへ条件分岐し、Ｅか
らＧへ条件分岐し、Ｋから３回Ｊへ条件分岐し、最後に
Ｋから夏、へ条件分岐する。すなわち、トレーサメモリ
の格納結果を示す第３図の（＋ａ）で示される順序でマ
イクロプログラムが実行されるものとする。なお、この
第３図において、（ａ）は従来のトレーサメモリの格納
結果を示したものであり、伽）は本発明のトレーサメモ
リの格納結果を示したものである。
クロ命令Ａと呼ぶときは、アドレス人のマイクロ命令の
ことである。この例では、ＢからＥへ条件分岐し、Ｅか
らＧへ条件分岐し、Ｋから３回Ｊへ条件分岐し、最後に
Ｋから夏、へ条件分岐する。すなわち、トレーサメモリ
の格納結果を示す第３図の（＋ａ）で示される順序でマ
イクロプログラムが実行されるものとする。なお、この
第３図において、（ａ）は従来のトレーサメモリの格納
結果を示したものであり、伽）は本発明のトレーサメモ
リの格納結果を示したものである。
第４図は本発明における動作のタイムチャートで、第２
図のマイクロプログラムを実行したときの各レジスタの
タイムチャートを示す。
図のマイクロプログラムを実行したときの各レジスタの
タイムチャートを示す。
この第４図において、（ａ）はレジスタ９（＝マイクロ
命令順序制御コマンド）を示したものであシ、Ｇ）はレ
ジスタ５（＝マイクロ命脅実行アドレス）、（Ｃ）はレ
ジスタ６（：トレーサ書込みデータ）、（ｄ）はレジス
タ１１（：トレーサライトイネーブル）、（ｅ）はレジ
スタ１３（：分岐方向一致フラグ）、（ｆ）はカウンタ
１２、（ｇ）１ルジスタＴ（：トレーサアドレス）、α
→はトレーサメモリ８を示したものである。
命令順序制御コマンド）を示したものであシ、Ｇ）はレ
ジスタ５（＝マイクロ命脅実行アドレス）、（Ｃ）はレ
ジスタ６（：トレーサ書込みデータ）、（ｄ）はレジス
タ１１（：トレーサライトイネーブル）、（ｅ）はレジ
スタ１３（：分岐方向一致フラグ）、（ｆ）はカウンタ
１２、（ｇ）１ルジスタＴ（：トレーサアドレス）、α
→はトレーサメモリ８を示したものである。
そして、第４図の（−に示すレジスタ９においてｒＢＲ
Ｊはｉイクロ命令順序制御コマンドが条件づ岐コマンド
であることを示し、それ以外は無条ｆ分岐コマンドであ
ることを示す。そして、トレーサ書込み許可を示すレジ
スタ１１はデコーダ１１によシレジスタ９が条件分岐コ
ｉンドを保持しデ次のタイミングでＯＮとなるから第４
図に示すＴｓ Ｔｓ ｌ Ｔ９ ＋ Ｔｌｌ Ｔ Ｔ１
３ ｅ Ｔｌ８のタイミングでＯＮ となシ、また、デ
コーダ１０の出力１０５（セット信号〕も同じタイミン
グでＯＮとなる。このデコーダ１０の出力１ａ５（セッ
ト信号）にょシレジスタ（トレーサ書込みデータレジス
タ）６には擲４図（Ｃ）に示すように％Ｔ４のタイぽン
グでアトトスＥが、Ｔ１のタイミングでＧが、Ｔ１１の
タイミングでＪが、Ｔ１１のタイミングでＪが、Ｔｌｓ
のタイミングでＪが、Ｔ１５のタイミングでＬがそれお
れセットされ、他のタイミングでは値がホールトされる
。
Ｊはｉイクロ命令順序制御コマンドが条件づ岐コマンド
であることを示し、それ以外は無条ｆ分岐コマンドであ
ることを示す。そして、トレーサ書込み許可を示すレジ
スタ１１はデコーダ１１によシレジスタ９が条件分岐コ
ｉンドを保持しデ次のタイミングでＯＮとなるから第４
図に示すＴｓ Ｔｓ ｌ Ｔ９ ＋ Ｔｌｌ Ｔ Ｔ１
３ ｅ Ｔｌ８のタイミングでＯＮ となシ、また、デ
コーダ１０の出力１０５（セット信号〕も同じタイミン
グでＯＮとなる。このデコーダ１０の出力１ａ５（セッ
ト信号）にょシレジスタ（トレーサ書込みデータレジス
タ）６には擲４図（Ｃ）に示すように％Ｔ４のタイぽン
グでアトトスＥが、Ｔ１のタイミングでＧが、Ｔ１１の
タイミングでＪが、Ｔ１１のタイミングでＪが、Ｔｌｓ
のタイミングでＪが、Ｔ１５のタイミングでＬがそれお
れセットされ、他のタイミングでは値がホールトされる
。
また、第４図の伽）に示すレジスタ（分岐方向−致７ｊ
グレジスタ）１３は、第４図の（ｂ）に示すレジスタ５
と第４図の（Ｃ）に示すレジスタ６がＴｌｏと丁１意の
タイミングで一致するからデコーダ１０の出力１０５
（セット信号〕にょシタイミングＴ４゜’ｒ、 ｓ ’
ｒｓ ｌ Ｔ１５で値「０」がセットされ、タイミング
Ｔｌｌ ＊ Ｔｌｌで値「１」がセットされる。そして
、他のタイミングでは値がホールドされるからレジスタ
１３の値がｒｌＪとなるのはＴｌｌ〜ＴＩ４のタイミン
グとなる。
グレジスタ）１３は、第４図の（ｂ）に示すレジスタ５
と第４図の（Ｃ）に示すレジスタ６がＴｌｏと丁１意の
タイミングで一致するからデコーダ１０の出力１０５
（セット信号〕にょシタイミングＴ４゜’ｒ、 ｓ ’
ｒｓ ｌ Ｔ１５で値「０」がセットされ、タイミング
Ｔｌｌ ＊ Ｔｌｌで値「１」がセットされる。そして
、他のタイミングでは値がホールドされるからレジスタ
１３の値がｒｌＪとなるのはＴｌｌ〜ＴＩ４のタイミン
グとなる。
また、カワンタ１２は、デコーダ１０の出力１０５（セ
ット信号）と比較回路１４の出力とくよシ第４図（ｊ）
に示すように、タイミング’Ｉ’ｌｌで００１→００２
にカウントアツプされ、タイミングＴ’ｘｓで００２→
００３にカウントアツプ乱る。
ット信号）と比較回路１４の出力とくよシ第４図（ｊ）
に示すように、タイミング’Ｉ’ｌｌで００１→００２
にカウントアツプされ、タイミングＴ’ｘｓで００２→
００３にカウントアツプ乱る。
そして、タイミングＴ４とタイミングＴＩ＋とタイミン
グＴ９とタイミングＴｌ１ｌでは初期値００１ にリセ
ットされ、他のタイミングでは値がホールドされる。
グＴ９とタイミングＴｌ１ｌでは初期値００１ にリセ
ットされ、他のタイミングでは値がホールドされる。
また、レジスタ（トレーサアドレスレジスタ）７は、セ
ット条件が満足される第４図に示すタイミングＴ４ ｐ
Ｔｓ ＊ Ｔ＠ ＊ Ｔｌｌ ＋ ＴＩＳで＋１加算
される。そして、タイミングＴ１１ではデコーダ１０の
出力１０５〔セット信号〕はＯＮであるが、このタイミ
ングτ！３で比較回路１４の結果が不一致でなくかつタ
イミングＴＩ！でのカクンタ１２のカクント値が初期値
ｒ００１Ｊでないのでレジスタ（トレーサアドレスレジ
スタ）７のセット条件は満たされず値がホールド（Ｈｏ
ｌｄ）される。また、他のタイミングでも値はホールド
される。
ット条件が満足される第４図に示すタイミングＴ４ ｐ
Ｔｓ ＊ Ｔ＠ ＊ Ｔｌｌ ＋ ＴＩＳで＋１加算
される。そして、タイミングＴ１１ではデコーダ１０の
出力１０５〔セット信号〕はＯＮであるが、このタイミ
ングτ！３で比較回路１４の結果が不一致でなくかつタ
イミングＴＩ！でのカクンタ１２のカクント値が初期値
ｒ００１Ｊでないのでレジスタ（トレーサアドレスレジ
スタ）７のセット条件は満たされず値がホールド（Ｈｏ
ｌｄ）される。また、他のタイミングでも値はホールド
される。
そして、トレーサメモリ８への書込み動作は、レジスタ
１１の出力であるイネーブル信号によるので、レジスタ
１１の値釦より第４図に示すタイミ′グＴｓ ＊ ’ｒ
＠ｌ Ｔｔｅ ｌ Ｔ’１２ ＋ Ｔ１４ ＋ Ｔ１６
で書込みが行なわれる。Ｔ、のタイミングでは、Ｔ４の
タイミングでのレジスタ（分岐方向一致フラグレジスタ
）１３の値が「０」であるからセレクタ１５がレジスタ
（トレーサ書込みレジスタ）６を選択するので、トレー
サメモリ８にはＴ４のタイミングでのレジスタ６の値で
あるマイクロ命令アドレスＥが格納される。同様にタイ
ミングＴ６ではマイクロ命令アドレスＧがトレーサメモ
リ８０次の番地に格納され、タイミングＴＩＯではマイ
クロ命令アドレスＪが更に次の番地に格納される。そし
て、タイミングＴ１２ではタイミングＴｌｌでレジスタ
（分岐方向一致フラグレジスタ） １３４り値−りＩｒ
ＩＪとなるので、セレクタ１５はカクンタ１２を選択し
、タイきングＴｉｔでのカヮンタ１２の値「００２」が
次の番地に格納される。
１１の出力であるイネーブル信号によるので、レジスタ
１１の値釦より第４図に示すタイミ′グＴｓ ＊ ’ｒ
＠ｌ Ｔｔｅ ｌ Ｔ’１２ ＋ Ｔ１４ ＋ Ｔ１６
で書込みが行なわれる。Ｔ、のタイミングでは、Ｔ４の
タイミングでのレジスタ（分岐方向一致フラグレジスタ
）１３の値が「０」であるからセレクタ１５がレジスタ
（トレーサ書込みレジスタ）６を選択するので、トレー
サメモリ８にはＴ４のタイミングでのレジスタ６の値で
あるマイクロ命令アドレスＥが格納される。同様にタイ
ミングＴ６ではマイクロ命令アドレスＧがトレーサメモ
リ８０次の番地に格納され、タイミングＴＩＯではマイ
クロ命令アドレスＪが更に次の番地に格納される。そし
て、タイミングＴ１２ではタイミングＴｌｌでレジスタ
（分岐方向一致フラグレジスタ） １３４り値−りＩｒ
ＩＪとなるので、セレクタ１５はカクンタ１２を選択し
、タイきングＴｉｔでのカヮンタ１２の値「００２」が
次の番地に格納される。
タイミングＴ１４では同様にしてカヮン値ｒｏ０３Ｊが
格納されるが、タイミングＴｔｊにおいてレジスタ（ト
レーサアドレスレジスタ〕７はホールドされるので、カ
ワンタ値ｒｏ０３ＪはタイミングＴ１ｍで格納した番地
に上書きされる。
格納されるが、タイミングＴｔｊにおいてレジスタ（ト
レーサアドレスレジスタ〕７はホールドされるので、カ
ワンタ値ｒｏ０３ＪはタイミングＴ１ｍで格納した番地
に上書きされる。
タイミングＴＩ−では、タイミングＴｌ１ｌ でレジス
タ（分岐方向一致フラグレジスタ）１３の値がｒＯＪと
なるので、セレクタ１５はレジスタ（トレーサ書込みデ
ータレジスタ〕６を選択し、タイミングτ１ｓでの値の
マイクロ命令アドレスＬが次の番地に格納される。
タ（分岐方向一致フラグレジスタ）１３の値がｒＯＪと
なるので、セレクタ１５はレジスタ（トレーサ書込みデ
ータレジスタ〕６を選択し、タイミングτ１ｓでの値の
マイクロ命令アドレスＬが次の番地に格納される。
以上の結果、トレーサメモリ８の格納データ社第３図の
伽）で示されるとおシとカリ、第３図（１）の従来方式
での結果と比べてかなり少なくなる。
伽）で示されるとおシとカリ、第３図（１）の従来方式
での結果と比べてかなり少なくなる。
以上説明したように本発明によれば、不必要な履歴情報
が格納されないのでトレーサメモリの容重を低減できる
効果がある。また、ループのような繰シ返しシーケンス
のトレースにおいては、その繰シ返しの回数を履歴情報
とすることによ）、冗長の部分を削除でき、トレーサメ
モリを有効に活用できる効果がある。
が格納されないのでトレーサメモリの容重を低減できる
効果がある。また、ループのような繰シ返しシーケンス
のトレースにおいては、その繰シ返しの回数を履歴情報
とすることによ）、冗長の部分を削除でき、トレーサメ
モリを有効に活用できる効果がある。
第１図は本発明による履歴情報格納方式の一実施例を示
すブロック図、第２図および第３図は第１図の動作説明
に供する本発明の説明に用いたマイクロプログラムおよ
びトレーサメモリの格納結果を示す動作説明図、第４図
は本発明における動作のタイムチャート、第５図は従来
のマイクロ命令シーケンストレースの一例を示すブロッ
ク図である。 １＠・・拳制御記憶、２，３・・拳・レジスタ、４・・
・・分岐判定回路、５．６．７・・・・レジスタ、８・
・・拳トレーサメモリ、９・畳・・レジスタ、ル レジスタ、ル レジスタ、１ セレクタ、１ オアゲート、 ・デコーダ、１１・拳・・ ・カウンタ、１３・・・・ 一比較回路、１５・・・・ ｅデコーダ、１Ｔ・・φ・ ９争・・ｅアンドゲート。
すブロック図、第２図および第３図は第１図の動作説明
に供する本発明の説明に用いたマイクロプログラムおよ
びトレーサメモリの格納結果を示す動作説明図、第４図
は本発明における動作のタイムチャート、第５図は従来
のマイクロ命令シーケンストレースの一例を示すブロッ
ク図である。 １＠・・拳制御記憶、２，３・・拳・レジスタ、４・・
・・分岐判定回路、５．６．７・・・・レジスタ、８・
・・拳トレーサメモリ、９・畳・・レジスタ、ル レジスタ、ル レジスタ、１ セレクタ、１ オアゲート、 ・デコーダ、１１・拳・・ ・カウンタ、１３・・・・ 一比較回路、１５・・・・ ｅデコーダ、１Ｔ・・φ・ ９争・・ｅアンドゲート。
Claims (1)
- 制御記憶に格納されたマイクロプログラムで制御される
データ処理システムで、実行したマイクロ命令のアドレ
スおよび制御情報を履歴情報として格納するトレーサに
おいて、前記マイクロ命令が条件分岐したときその分岐
方向を履歴情報として格納する第１の格納手段と、前記
マイクロ命令が条件分岐したときその分岐方向が前回条
件分岐したときの分岐方向と一致しているかをチェック
し一致していればその連続一致回数を計数し履歴情報と
して格納する第２の格納手段を備えてなることを特徴と
する履歴情報格納方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256844A JPH0831054B2 (ja) | 1988-10-12 | 1988-10-12 | 履歴情報格納方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256844A JPH0831054B2 (ja) | 1988-10-12 | 1988-10-12 | 履歴情報格納方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103642A true JPH02103642A (ja) | 1990-04-16 |
| JPH0831054B2 JPH0831054B2 (ja) | 1996-03-27 |
Family
ID=17298200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256844A Expired - Lifetime JPH0831054B2 (ja) | 1988-10-12 | 1988-10-12 | 履歴情報格納方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831054B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08190498A (ja) * | 1995-01-10 | 1996-07-23 | Nec Corp | プログラム実行監視方法およびプログラム実行監視 システム |
| CN116166561A (zh) * | 2023-03-02 | 2023-05-26 | 成都海光集成电路设计有限公司 | 程序动态信息提取方法及程序编译方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290544A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Ltd | プログラム・トレ−ス装置 |
-
1988
- 1988-10-12 JP JP63256844A patent/JPH0831054B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290544A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Ltd | プログラム・トレ−ス装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08190498A (ja) * | 1995-01-10 | 1996-07-23 | Nec Corp | プログラム実行監視方法およびプログラム実行監視 システム |
| CN116166561A (zh) * | 2023-03-02 | 2023-05-26 | 成都海光集成电路设计有限公司 | 程序动态信息提取方法及程序编译方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831054B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781823A (en) | Computer control unit capable of dynamically reinterpreting instructions | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| US4453093A (en) | Multiple comparison circuitry for providing a software error trace signal | |
| US4047245A (en) | Indirect memory addressing | |
| US4592010A (en) | Memory-programmable controller | |
| US3411147A (en) | Apparatus for executing halt instructions in a multi-program processor | |
| US3480917A (en) | Arrangement for transferring between program sequences in a data processor | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| EP0164418B1 (en) | Microprogram control system | |
| JPH02103642A (ja) | 履歴情報格納方式 | |
| JPH02197924A (ja) | 中央演算処理装置 | |
| JPH03113646A (ja) | トレース回路 | |
| JPH02148339A (ja) | トレーサ制御回路 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| SU983712A1 (ru) | Устройство дл контрол хода программ | |
| JPH064345A (ja) | 履歴情報格納方式 | |
| JP2819753B2 (ja) | パイプライン・マイクロプロセッサ | |
| JPS6250855B2 (ja) | ||
| JPS626341A (ja) | 情報処理装置 | |
| JPS5875250A (ja) | デジタル情報処理装置 | |
| JPH04256023A (ja) | マイクロ命令実行方式 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPS63170752A (ja) | トレ−ス回路 | |
| JPH01196639A (ja) | 情報処理装置 | |
| JPS6330939A (ja) | マイクロプログラム制御装置 |