JPH02105565A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02105565A JPH02105565A JP63258985A JP25898588A JPH02105565A JP H02105565 A JPH02105565 A JP H02105565A JP 63258985 A JP63258985 A JP 63258985A JP 25898588 A JP25898588 A JP 25898588A JP H02105565 A JPH02105565 A JP H02105565A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- single crystal
- elements
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同一チップ上にバイポーラ素子、０ＭＯ３素
子、を刃用素子などを集積化した電力用の半導体装置の
製造方法に関する。
子、を刃用素子などを集積化した電力用の半導体装置の
製造方法に関する。
例えば、書籍「フィジンクス、デザイン・アンド−７ブ
リケーシツンズ（Ｐｈｙｓｉｃｓ、 Ｄｅｓｉｇｎ ａ
ｎｄ＾ｐｐｌｉｃａｔｉｏｎｓ） Ｊニューヨーク、マ
ッグ・グロー・ヒル（ＭｃＧｒａｗ−Ｈｉｌｌ）社１９
８６年出版、あるいは雑誌「エレクトロニクス（Ｅｌｅ
ｃｔｒｏｎｌｃｓ） Ｊ １９８２年１２月２９日号５
９ページ、同誌１９８４年５月３１日号８７ページ、同
誌１９８５年８月５日号４０ページなどに記載されてい
るように、従来の集積化の方法は活性領域およびそれら
の間の素子分離において、不純物の選択拡散による接合
形成および接合分離を行うことを基本としている。これ
は半導体プロセスがブレーナ技術の確立によりＩＣテク
ノロジーの隆盛をもたらした延長上にある技術および方
法である。
リケーシツンズ（Ｐｈｙｓｉｃｓ、 Ｄｅｓｉｇｎ ａ
ｎｄ＾ｐｐｌｉｃａｔｉｏｎｓ） Ｊニューヨーク、マ
ッグ・グロー・ヒル（ＭｃＧｒａｗ−Ｈｉｌｌ）社１９
８６年出版、あるいは雑誌「エレクトロニクス（Ｅｌｅ
ｃｔｒｏｎｌｃｓ） Ｊ １９８２年１２月２９日号５
９ページ、同誌１９８４年５月３１日号８７ページ、同
誌１９８５年８月５日号４０ページなどに記載されてい
るように、従来の集積化の方法は活性領域およびそれら
の間の素子分離において、不純物の選択拡散による接合
形成および接合分離を行うことを基本としている。これ
は半導体プロセスがブレーナ技術の確立によりＩＣテク
ノロジーの隆盛をもたらした延長上にある技術および方
法である。
このような従来の集積化の方法の基本が不純物の選択拡
散法にあることから、バイポーラ素子ＣＭＯ３素子、を
刃用素子を同一チップ上に集積化する場合、以下に述べ
る２つの課題を解決しなければならない。
散法にあることから、バイポーラ素子ＣＭＯ３素子、を
刃用素子を同一チップ上に集積化する場合、以下に述べ
る２つの課題を解決しなければならない。
＋１１バイポーラ素子、０ＭＯ３素子、ｉ刃用素子など
、それぞれの素子固有の特性に起因した不純物拡散の深
さの違いをどのように制御するか、また一連のプロセス
の設計をどうするか。
、それぞれの素子固有の特性に起因した不純物拡散の深
さの違いをどのように制御するか、また一連のプロセス
の設計をどうするか。
（２）バイポーラ素子、ＣＭＯ５素子、電力用素子など
を同一チップ上に作り込む場合、それら素子間の分離は
どうするか。
を同一チップ上に作り込む場合、それら素子間の分離は
どうするか。
（１）項の課題に対する従来技術での解決策の基本的な
思想は、深い接合を必要とする素子から順に形成してゆ
くことである。一般には、電力用素子。
思想は、深い接合を必要とする素子から順に形成してゆ
くことである。一般には、電力用素子。
バイポーラ素子、ＣＭＯ３素子の順に接合形成を行う。
そうすることによって個々の素子について、順次接合形
成がなされる過程での熱履歴に起因する接合深さの変動
やばらつきを最小限にしようとする考え方である。とこ
ろが、この従来の考え方では、不純物拡散工程と選択的
な不純物拡散を行わせるためのフォトプロセスとの繰り
返しが多く、工程が多く複雑になりがちであること、そ
れに起因するウェハの汚染により、歩留が低下すること
。
成がなされる過程での熱履歴に起因する接合深さの変動
やばらつきを最小限にしようとする考え方である。とこ
ろが、この従来の考え方では、不純物拡散工程と選択的
な不純物拡散を行わせるためのフォトプロセスとの繰り
返しが多く、工程が多く複雑になりがちであること、そ
れに起因するウェハの汚染により、歩留が低下すること
。
個々の素子の接合深さの変動やばらつきを最小限におさ
えたつもりでもｇｋ柊工程まで完了しないと、何とも言
えないという不確定要素があることなどの問題があった
。
えたつもりでもｇｋ柊工程まで完了しないと、何とも言
えないという不確定要素があることなどの問題があった
。
（２）項の課題に対する従来技術での解決策は、接合分
離が主流であるが、電力用素子部との分離は比較的高濃
度で深い拡散を必要とするなどの制約により微細化が困
難、ラッチアップが起こりやすいなどの問題があった。
離が主流であるが、電力用素子部との分離は比較的高濃
度で深い拡散を必要とするなどの制約により微細化が困
難、ラッチアップが起こりやすいなどの問題があった。
本発明の課題は、上記の問題を解決し、固有の不純物ｌ
１１敗深さの異なる素子を一つのチップに分離して容易
に作り込むことができる半導体装置の製造方法を提供す
ることにある。
１１敗深さの異なる素子を一つのチップに分離して容易
に作り込むことができる半導体装置の製造方法を提供す
ることにある。
（ｉ！Ｉｆｌを解決するための手段〕
上記のｌｉ題の解決のために、本発明の半導体装置の製
造方法は、不純物拡散層を有する半導体基板上に絶縁層
と半導体層が交互に積層し、各半導体層にそれぞれ上層
半導体層の存在しない露出面を形成し、各半導体層の露
出面より不純物を導入。
造方法は、不純物拡散層を有する半導体基板上に絶縁層
と半導体層が交互に積層し、各半導体層にそれぞれ上層
半導体層の存在しない露出面を形成し、各半導体層の露
出面より不純物を導入。
拡散して各半導体層に半導体素子を形成するものとする
、 〔作用〕 絶縁層を介して積層される半導体層に形成される半導体
素子の拡散深さは半導体層の厚さにより一義的に決定さ
れる。また、各層の上層の存在しない部分に不純物拡散
層を形成するため、各】の不純物拡散を一工程で行うこ
とができる。
、 〔作用〕 絶縁層を介して積層される半導体層に形成される半導体
素子の拡散深さは半導体層の厚さにより一義的に決定さ
れる。また、各層の上層の存在しない部分に不純物拡散
層を形成するため、各】の不純物拡散を一工程で行うこ
とができる。
第１図（ａｌ〜＋ｄ＋は本発明の一実施例を示し、予め
ＮコレクタＮ１１中にＰベースＪＨ１２、さらにその中
にＮエミッタ眉１３を形成して作られた電力用たて型バ
イポーラトランジスタを存するシリコン基板１の上にｓ
ｌｏ、膜２．シリコン単結晶層３、ＳＩＯ，膜４、シリ
コン単結晶Ｎ５ ＊ Ｓｉｎ、膜６を順次積層する （
図ａ）＊ ｓｉｏ、膜２，４上のシリコン単結晶層３．
５は、例えば多結晶シリコンを堆積したのちレーザアニ
ールすることによって得られる。積層の数は何種類の素
子を同時につくるかによって決定される。にたＳｉＪ膜
の厚さやシリコン単結晶の厚さも作り込む素子により決
定される１次に、通常のフォトプロセスにより第一層目
のシリコン単結晶層３がｎ出するまでその上に５ｉｏｔ
層４．単結晶１１５５゜ｓｒｏ宜Ｎ ６に部分的な溝掘
り加工を施す（図ｂ）、これによって生じた露出面から
シリコン単結晶Ｎ３に不純物を選択拡散してコレクタ層
３１．ベース層３２、エミツタ層３３を形成し、横型Ｎ
ＰＮバイポーラトランジスタを作り込むと共に、シリコ
ン単結晶層５にもアクセプタ不純物を拡散してＰウェル
５１を形成する （図ｃＬ次にウェハ層５１の表面から
ドナー不純物の選択拡散によりソース／ドレイン領域５
２．５３を形成し、５ｉＯｘａ６の上に多結晶シリコン
層によりゲート電極７を設けてＭＯＳ Ｆ ＥＴを同一
基板上に作り込む（図ｄ）６以上の工程でシリコン単結
晶層３のバイポーラトランジスタ部とシリコン単結晶層
５のＭＯＳＦＥＴ部の拡散層形成の際、フォトマスクの
寸法と各シリコン単結晶層３．５の厚さおよび不純物注
入のドーズ量を選定するだけで、同一ドライブ条件で形
成できるため、熱処理工程が従来の約１／２に軽減でき
、かつ所望の不純物濃度の拡散層を容易に形成できるよ
うになる。
ＮコレクタＮ１１中にＰベースＪＨ１２、さらにその中
にＮエミッタ眉１３を形成して作られた電力用たて型バ
イポーラトランジスタを存するシリコン基板１の上にｓ
ｌｏ、膜２．シリコン単結晶層３、ＳＩＯ，膜４、シリ
コン単結晶Ｎ５ ＊ Ｓｉｎ、膜６を順次積層する （
図ａ）＊ ｓｉｏ、膜２，４上のシリコン単結晶層３．
５は、例えば多結晶シリコンを堆積したのちレーザアニ
ールすることによって得られる。積層の数は何種類の素
子を同時につくるかによって決定される。にたＳｉＪ膜
の厚さやシリコン単結晶の厚さも作り込む素子により決
定される１次に、通常のフォトプロセスにより第一層目
のシリコン単結晶層３がｎ出するまでその上に５ｉｏｔ
層４．単結晶１１５５゜ｓｒｏ宜Ｎ ６に部分的な溝掘
り加工を施す（図ｂ）、これによって生じた露出面から
シリコン単結晶Ｎ３に不純物を選択拡散してコレクタ層
３１．ベース層３２、エミツタ層３３を形成し、横型Ｎ
ＰＮバイポーラトランジスタを作り込むと共に、シリコ
ン単結晶層５にもアクセプタ不純物を拡散してＰウェル
５１を形成する （図ｃＬ次にウェハ層５１の表面から
ドナー不純物の選択拡散によりソース／ドレイン領域５
２．５３を形成し、５ｉＯｘａ６の上に多結晶シリコン
層によりゲート電極７を設けてＭＯＳ Ｆ ＥＴを同一
基板上に作り込む（図ｄ）６以上の工程でシリコン単結
晶層３のバイポーラトランジスタ部とシリコン単結晶層
５のＭＯＳＦＥＴ部の拡散層形成の際、フォトマスクの
寸法と各シリコン単結晶層３．５の厚さおよび不純物注
入のドーズ量を選定するだけで、同一ドライブ条件で形
成できるため、熱処理工程が従来の約１／２に軽減でき
、かつ所望の不純物濃度の拡散層を容易に形成できるよ
うになる。
第２図は第１図とほぼ同様な工程で形成された半導体装
置で、基板１はＮ°サブストレー）１０の上にＮＪＩを
エピタキシャル成長させた合計の厚さ５２５ ａｍのも
のを用いている。横型バイポーラトランジスタの厚さは
シリコン単結晶Ｎ３の厚さで決まり、ＭＯＳＦＥＴの厚
さはシリコン単結晶層５の厚さで決まる。それらの厚さ
は１−程度である。
置で、基板１はＮ°サブストレー）１０の上にＮＪＩを
エピタキシャル成長させた合計の厚さ５２５ ａｍのも
のを用いている。横型バイポーラトランジスタの厚さは
シリコン単結晶Ｎ３の厚さで決まり、ＭＯＳＦＥＴの厚
さはシリコン単結晶層５の厚さで決まる。それらの厚さ
は１−程度である。
またソース・ドレイン領域５３の幅はシリコン単結晶１
５の溝掘り加工の寸法で決まる０図示されていないが、
配線は各５ｉｎｓ膜に設けられた接触孔を介して接続さ
れる。
５の溝掘り加工の寸法で決まる０図示されていないが、
配線は各５ｉｎｓ膜に設けられた接触孔を介して接続さ
れる。
第３図は別の実施例を示し、Ｐベース層１４．Ｎ”エミ
ツタ層１５を形成した電力用ＭＯ３）ランジスタ基Ｆｉ
１の上にＳｉｎｇ膜２，４．６とシリコン単結晶層３．
５を交互に積層し、先ず高不純物濃度にしたシリコン単
結晶層３を加工して電力用ＭＯ３）ランジスタのゲート
電極８を設ける。単結晶層３の他の部分は、上層の溝掘
りにより他の素子の形成に利用できる。第二層のシリコ
ン単結晶層５をＭＯＳあるいは０ＭＯ３）ランジスタの
基板とし、第１．２図と同様にＰウェル５１．ソ、−ス
・ドレイン領域５２．５３およびゲート電極７を形成す
る。これにより、電力用トランジスタからなる電力部と
ＭＯＳＦＥＴからなる制御部が一つのチップに集積され
る。
ツタ層１５を形成した電力用ＭＯ３）ランジスタ基Ｆｉ
１の上にＳｉｎｇ膜２，４．６とシリコン単結晶層３．
５を交互に積層し、先ず高不純物濃度にしたシリコン単
結晶層３を加工して電力用ＭＯ３）ランジスタのゲート
電極８を設ける。単結晶層３の他の部分は、上層の溝掘
りにより他の素子の形成に利用できる。第二層のシリコ
ン単結晶層５をＭＯＳあるいは０ＭＯ３）ランジスタの
基板とし、第１．２図と同様にＰウェル５１．ソ、−ス
・ドレイン領域５２．５３およびゲート電極７を形成す
る。これにより、電力用トランジスタからなる電力部と
ＭＯＳＦＥＴからなる制御部が一つのチップに集積され
る。
本発明によれば、電力用素子を形成できる半導体基板上
に絶縁膜と半導体層を交互に積層することにより、上層
の半導体層を加工して各半導体層の露出面に不純物を導
入、拡散し、各半導体層ごとにバイポーラ素子あるいは
ＭＯ３素子を任意に形成できるようになった。そして、
素子間の分離が三次元的に絶縁膜で行われるので接合分
離を行う必要がな（、集積度が向上した。また、不純物
拡散工程とフォトプロセスとの繰り返しがなく、各素子
の厚さが層厚さで自動的に限定されるので製造工程が極
めて簡素化された。
に絶縁膜と半導体層を交互に積層することにより、上層
の半導体層を加工して各半導体層の露出面に不純物を導
入、拡散し、各半導体層ごとにバイポーラ素子あるいは
ＭＯ３素子を任意に形成できるようになった。そして、
素子間の分離が三次元的に絶縁膜で行われるので接合分
離を行う必要がな（、集積度が向上した。また、不純物
拡散工程とフォトプロセスとの繰り返しがなく、各素子
の厚さが層厚さで自動的に限定されるので製造工程が極
めて簡素化された。
第１図（Ｉｌｌ〜＋ｄ＋は本発明の一実施例の製造工程
を順次示す断面図、第２図は第１図に示すような工程で
製造される半導体装置の部分断面図、第３図は本発明の
別の実施例により製造される半導体装置の部分断面図で
ある。 １：シリコン基板、２，４，６ ： Ｓｈｏ、膜、３
．５：シリコン単結晶層、７．８：ゲート電極、１１，
３１；Ｎコレクタ層、１２．１４，３２ ： Ｐベース
層、１３．１５．３３ ｊＮエミッタ層。 １ノ ー１４−７〜．・く・
を順次示す断面図、第２図は第１図に示すような工程で
製造される半導体装置の部分断面図、第３図は本発明の
別の実施例により製造される半導体装置の部分断面図で
ある。 １：シリコン基板、２，４，６ ： Ｓｈｏ、膜、３
．５：シリコン単結晶層、７．８：ゲート電極、１１，
３１；Ｎコレクタ層、１２．１４，３２ ： Ｐベース
層、１３．１５．３３ ｊＮエミッタ層。 １ノ ー１４−７〜．・く・
Claims (1)
- １）不純物拡散層を有する半導体基板上に絶縁層と半導
体層を交互に積層し、各半導体層にそれぞれ上層半導体
層の存在しない露出面を形成し、各半導体層の露出面よ
り不純物を導入、拡散して各半導体層に半導体素子を形
成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258985A JPH02105565A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258985A JPH02105565A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105565A true JPH02105565A (ja) | 1990-04-18 |
Family
ID=17327752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258985A Pending JPH02105565A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105565A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521706A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US7064041B2 (en) | 2003-12-24 | 2006-06-20 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method therefor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467989A (en) * | 1987-09-09 | 1989-03-14 | Hitachi Ltd | Narrow-band laser device |
| JPH03173486A (ja) * | 1989-12-01 | 1991-07-26 | Toshiba Corp | 狭帯域化レーザ装置 |
| JPH03214680A (ja) * | 1990-01-19 | 1991-09-19 | Mitsubishi Electric Corp | エキシマレーザ装置 |
| JPH0418783A (ja) * | 1990-02-28 | 1992-01-22 | Komatsu Ltd | 狭帯域発振エキシマレーザ |
| JPH0582882A (ja) * | 1991-09-24 | 1993-04-02 | Komatsu Ltd | 光波長制御装置及び波長制御型レーザ光発生装置 |
-
1988
- 1988-10-14 JP JP63258985A patent/JPH02105565A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467989A (en) * | 1987-09-09 | 1989-03-14 | Hitachi Ltd | Narrow-band laser device |
| JPH03173486A (ja) * | 1989-12-01 | 1991-07-26 | Toshiba Corp | 狭帯域化レーザ装置 |
| JPH03214680A (ja) * | 1990-01-19 | 1991-09-19 | Mitsubishi Electric Corp | エキシマレーザ装置 |
| JPH0418783A (ja) * | 1990-02-28 | 1992-01-22 | Komatsu Ltd | 狭帯域発振エキシマレーザ |
| JPH0582882A (ja) * | 1991-09-24 | 1993-04-02 | Komatsu Ltd | 光波長制御装置及び波長制御型レーザ光発生装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521706A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US7064041B2 (en) | 2003-12-24 | 2006-06-20 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US7335952B2 (en) | 2003-12-24 | 2008-02-26 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557750B2 (ja) | 光半導体装置 | |
| JP3328309B2 (ja) | 半導体基板加工方法 | |
| JPH02105565A (ja) | 半導体装置の製造方法 | |
| SU773793A1 (ru) | Способ изготовлени полупроводниковых интегральных бипол рных схем | |
| JPS59103380A (ja) | 積層形ｍｏｓトランジスタおよびその製造方法 | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| JPH0282534A (ja) | 縦型ｍｏｓｆｅｔ及びその製造方法 | |
| JP2616809B2 (ja) | 半導体装置 | |
| JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH03286562A (ja) | 半導体装置およびその製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPS63245939A (ja) | 半導体装置 | |
| JPH01128463A (ja) | 半導体集積回路 | |
| JP2002158304A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63156373A (ja) | フオトダイオ−ドアレイの製法 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JPS60260162A (ja) | 半導体装置の製造方法 | |
| JPS63244668A (ja) | 半導体装置の製造方法 | |
| JPH0577301B2 (ja) | ||
| JPH02305461A (ja) | 半導体集積回路の製造方法 | |
| JPS6035563A (ja) | 半導体装置の製造方法 | |
| JPH0364066A (ja) | バイポーラｃｍｏｓ型半導体集積回路の製造方法 | |
| JPH0727969B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0727970B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01230267A (ja) | 半導体集積回路の製造方法 |