JPH0210575B2 - - Google Patents

Info

Publication number
JPH0210575B2
JPH0210575B2 JP55063573A JP6357380A JPH0210575B2 JP H0210575 B2 JPH0210575 B2 JP H0210575B2 JP 55063573 A JP55063573 A JP 55063573A JP 6357380 A JP6357380 A JP 6357380A JP H0210575 B2 JPH0210575 B2 JP H0210575B2
Authority
JP
Japan
Prior art keywords
groove
film
trench
phosphosilicate glass
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55063573A
Other languages
English (en)
Other versions
JPS56160050A (en
Inventor
Junji Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13233122&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0210575(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6357380A priority Critical patent/JPS56160050A/ja
Priority to IE1040/81A priority patent/IE51992B1/en
Priority to EP81302078A priority patent/EP0041776B2/en
Priority to DE8181302078T priority patent/DE3174383D1/de
Priority to US06/263,280 priority patent/US4404735A/en
Publication of JPS56160050A publication Critical patent/JPS56160050A/ja
Publication of JPH0210575B2 publication Critical patent/JPH0210575B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/04—Planarisation of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 本発明は、フイールドに分離領域を必要とする
半導体装置を製造する場合に好適な方法に関す
る。
従来、フイールド領域に厚い酸化膜を形成して
フイールド分離を行なう技術が知られている。即
ち、第１図に見られるように、シリコン半導体基
板１の活性領域上に極く薄い酸化膜（図示せず）
を介して窒化シリコン膜２を形成し、それをマス
クとして基板１の選択的熱酸化を行なつてフイー
ルド酸化膜３を形成し、これに依りフイールド分
離を行なうようにしている。
さて、前記基板１から窒化シリコン膜２等を除
去すると第２図に見られる状態となり、良く知ら
れているように、酸化膜３のエツジには、所謂、
バーズ・ビーク３Ａが形成されている。このバー
ズ・ビーク３Ａの発生は、前記のような選択的熱
酸化法を採つた場合、回避することができない。
そして、その存在は、半導体装置に対して次のよ
うな弊害をもたらすものである。
１） フオト・マスクの良好な密着性を妨げるの
で微細パターン形成に不利である。
２） 酸化膜の形成に高温長時間の熱処理を必要
とするので、既に拡散領域が形成されている場
合には再拡散が行なわれ、設計通りのものを得
ることが難しい。
３） マスクとして用いる窒化シリコン基板であ
るシリコンとの熱膨脹係数の差に依り基板に欠
陥が発生し易い。
４） バーズ・ビーク故に、正確な微細パターン
の形成が困難になる。
５） 酸化膜厚が増すと、バーズ・ビークもその
割で増大し、有効活性領域が減少するので、実
用上、厚さ（深さ）に制限がある。
本発明は、前記選択的熱酸化法に依り得られる
フイールド分離酸化膜と同効のフイールド分離領
域を形成できるように、しかも、表面が平担にな
るように、そして長時間の高温熱処理を不要と
し、拡散領域の再拡散が行なわれないように、ま
た、結晶欠陥が発生しないようにするものであ
り、以下これを詳細に説明する。
第３図乃至第９図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部切断側面
図であり、以下、これ等の図を参照しつつ記述す
る。
第３図参照 (1) 熱酸化法を適用することに依り、ｐ型シリコ
ン半導体基板１１上に二酸化シリコン膜１２を
形成する。
(2) 通常のフオト・リソグラフイ技術のレジス
ト・プロセスを適用することに依り、フイール
ド分離領域を形成すべき部分に開口１３Ａを有
するフオト・レジスト膜１３を形成する。
(3) フオト・レジスト膜１３をマスクとして二酸
化シリコン膜１２のエツチングを行い、フオ
ト・レジスト膜１３に於ける開口１３Ａと同じ
パターンの開口１２Ａを形成する。
第４図参照 (4) 二酸化シリコン膜１２を選択的にエツチング
した際のマスクであるフオト・レジスト膜１３
をそのまま残した状態でリアクテイブ・スパツ
タ・エツチング法を適用することに依り、ｐ型
シリコン半導体基板１１のエツチングを行つて
深さ例えば0.5〜１〔μm〕程度の溝１１Ａを形
成する。
ここで、ｐ型シリコン半導体基板１１をエツ
チングする技術としてリアクテイブ・スパツ
タ・エツチング法を適用する理由は、溝１１Ａ
の縁壁を垂直に切り立つたような形状に形成で
きるからであり、これはパターンを微細化する
のに有効である。
第５図参図 (5) 二酸化シリコン膜１２を選択的にエツチング
した際のマスクであるフオト・レジスト膜１３
を除去してから例えば気相拡散法を適用し、硼
素の拡散を行つてp+型チヤネル・カツト領域
１４を形成する。
第６図参照 (6) 二酸化シリコン膜１２を除去してから、改め
て熱酸化法を適用し、厚さ例えば500〜1000
〔Å〕程度の二酸化シリコン膜１５を形成する。
尚、この工程は、第５図について説明した工
程、即ち、p+型チヤネル・カツト領域１４を
形成する前に実施しても良い。その場合、硼素
の導入は、勿論、イオン注入法に依ることとな
る。
第７図参照 (7) 化学気相成長法を適用することに依り、厚さ
が例えば0.5〔μm〕程度である燐珪酸ガラス膜
１６を形成する。
第８図参照 (8) フオト・リソグラフイ技術を適用することに
依り、燐珪酸ガラス膜１６のパターニングを行
い、溝１１Ａを覆う部分並びにその部分に連な
り且つ前記溝１１Ａの残りを埋めるに足る量の
周辺部分が残るようにする。
第９図参照 (9) 波長が10.6〔μm〕である炭酸ガス・レーザを
照射して燐珪酸ガラス膜１６の溶融を行つて溝
１１Ａに燐珪酸ガラスを密実に充填し、表面を
平担にする。
以上の説明で判るように、本発明に依る半導体
装置の製造方法に於いては、半導体基板のフイー
ルド領域に略垂直に切り立つ縁壁を有する溝を形
成する工程と、次いで、該溝内の全面に亙り不純
物を導入してチヤネル・カツト領域を形成してか
ら該溝内も含めた前記半導体基板の全面に絶縁膜
を形成するか、或いは、該溝内も含めた前記半導
体基板の全面に絶縁膜を形成してから該溝内の全
面に亙り不純物を導入してチヤネル・カツト領域
を形成する工程と、次いで、前記溝内が完全には
埋まらずに空孔を残す膜厚を有する燐珪酸ガラス
膜を形成する工程と、次いで、該燐珪酸ガラス膜
の前記溝内を覆う部分並びにその部分に連なり且
つ前記空孔を埋めるに足る量の周辺部分が残るよ
うにパターニングする工程と、次いで、該残つて
いる燐珪酸ガラス膜に炭酸ガス・レーザを照射し
て溶融し前記溝内に流し込みその溝を燐珪酸ガラ
スで埋めて表面を平担化する工程とが含まれてい
る。
この構成を採ることに依り、フイールド分離領
域を形成するのに高温且つ長時間の熱処理は必要
としないのでバーズ・ビークは形成されず、従つ
て、パターンを微細化することができ、特に、バ
イポーラ集積回路装置などのように、通常、３〜
５〔μm〕もの深い素子間分離を必要とするもので
は有効であり、そして、窒化シリコン膜のマスク
などを用いることもないから、熱歪に依る結晶欠
陥の発生も殆どない。また、当初に於ける燐珪酸
ガラス膜の厚さは、前記溝内が完全には埋まらず
に空孔が残る程度にしてあるので、溝内に初めか
ら空洞が存在しているなどの虞は皆無となり、良
好な機能をもつフイールド分離領域が構成され
る。更にまた、燐珪酸ガラス膜を溶融軟化するの
に炭酸ガス・レーザを照射しているので、燐珪酸
ガラス膜のみが選択的に加熱され、素子形成領域
であるシリコンは殆んど加熱されることがなく、
しかも、その燐珪酸ガラス膜のうち、溶融軟化す
るのは溝の周辺に在つて溝内に充填されるものが
大部分であり、当初から溝内に在るもの、特に、
溝の底部及びその近傍にあるものは、レーザ・ビ
ームの急激な減衰で殆ど加熱されず、従つて、チ
ヤネル・カツト領域に於ける不純物が再拡散され
る虞は殆どなく、設計通りのものが形成される。
【図面の簡単な説明】
第１図及び第２図は従来例を説明する為の工程
要所に於ける半導体装置の要部側断面説明図、第
３図乃至第９図は本発明一実施例を説明する為の
工程要所に於ける半導体装置の要部切断側面図を
それぞれ表している。 図において、１１はｐ型シリコン半導体基板、
１１Ａは溝、１２は二酸化シリコン膜、１３はフ
オト・レジスト膜、１４はp+型チヤネル・カツ
ト領域、１５は二酸化シリコン膜、１６は燐珪酸
ガラス膜をそれぞれ示している。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板のフイールド領域に略垂直に切り
    立つ縁壁を有する溝を形成する工程と、 次いで、該溝内の全面に亙り不純物を導入して
    チヤネル・カツト領域を形成してから該溝内も含
    めた前記半導体基板の全面に絶縁膜を形成する
    か、或いは、該溝内も含めた前記半導体基板の全
    面に絶縁膜を形成してから該溝内の全面に亙り不
    純物を導入してチヤネル・カツト領域を形成する
    工程と、 次いで、前記溝内が完全には埋まらずに空孔を
    残す膜厚を有する燐珪酸ガラス膜を形成する工程
    と、 次いで、該燐珪酸ガラス膜の前記溝内を覆う部
    分並びにその部分に連なり且つ前記空孔を埋める
    に足る量の周辺部分が残るようにパターニングす
    る工程と、 次いで、該残つている燐珪酸ガラス膜に炭酸ガ
    ス・レーザを照射して溶融軟化し前記溝内に流し
    込みその溝を燐珪酸ガラスで埋めて表面を平坦化
    する工程と が含まれてなることを特徴とする半導体装置の製
    造方法。
JP6357380A 1980-05-14 1980-05-14 Semiconductor device and manufacture thereof Granted JPS56160050A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6357380A JPS56160050A (en) 1980-05-14 1980-05-14 Semiconductor device and manufacture thereof
IE1040/81A IE51992B1 (en) 1980-05-14 1981-05-11 Method for manufacturing a semiconductor device
EP81302078A EP0041776B2 (en) 1980-05-14 1981-05-11 Method of manufacturing a semiconductor device comprising an isolation structure
DE8181302078T DE3174383D1 (en) 1980-05-14 1981-05-11 Method of manufacturing a semiconductor device comprising an isolation structure
US06/263,280 US4404735A (en) 1980-05-14 1981-05-13 Method for manufacturing a field isolation structure for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6357380A JPS56160050A (en) 1980-05-14 1980-05-14 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS56160050A JPS56160050A (en) 1981-12-09
JPH0210575B2 true JPH0210575B2 (ja) 1990-03-08

Family

ID=13233122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6357380A Granted JPS56160050A (en) 1980-05-14 1980-05-14 Semiconductor device and manufacture thereof

Country Status (5)

Country Link
US (1) US4404735A (ja)
EP (1) EP0041776B2 (ja)
JP (1) JPS56160050A (ja)
DE (1) DE3174383D1 (ja)
IE (1) IE51992B1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4544576A (en) * 1981-07-27 1985-10-01 International Business Machines Corporation Deep dielectric isolation by fused glass
DE3279874D1 (en) * 1981-08-21 1989-09-14 Toshiba Kk Method of manufacturing dielectric isolation regions for a semiconductor device
FR2513016A1 (fr) * 1981-09-14 1983-03-18 Radiotechnique Compelec Transistor v mos haute tension, et son procede de fabrication
JPS58115832A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の製造方法
JPS58210634A (ja) * 1982-05-31 1983-12-07 Toshiba Corp 半導体装置の製造方法
JPS59106133A (ja) * 1982-12-09 1984-06-19 Nec Corp 集積回路装置
JPS59119848A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
US4494303A (en) * 1983-03-31 1985-01-22 At&T Bell Laboratories Method of making dielectrically isolated silicon devices
JPS6042855A (ja) * 1983-08-19 1985-03-07 Hitachi Ltd 半導体装置
JPH073858B2 (ja) * 1984-04-11 1995-01-18 株式会社日立製作所 半導体装置の製造方法
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4656497A (en) * 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US4665010A (en) * 1985-04-29 1987-05-12 International Business Machines Corporation Method of fabricating photopolymer isolation trenches in the surface of a semiconductor wafer
US4681795A (en) * 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
JP2584754B2 (ja) * 1986-12-01 1997-02-26 キヤノン株式会社 通信装置
JPH0834242B2 (ja) * 1988-12-08 1996-03-29 日本電気株式会社 半導体装置およびその製造方法
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH05129296A (ja) * 1991-11-05 1993-05-25 Fujitsu Ltd 導電膜の平坦化方法
US5646450A (en) * 1994-06-01 1997-07-08 Raytheon Company Semiconductor structures and method of manufacturing
US5773309A (en) * 1994-10-14 1998-06-30 The Regents Of The University Of California Method for producing silicon thin-film transistors with enhanced forward current drive
JP3180599B2 (ja) * 1995-01-24 2001-06-25 日本電気株式会社 半導体装置およびその製造方法
US6114741A (en) * 1996-12-13 2000-09-05 Texas Instruments Incorporated Trench isolation of a CMOS structure
EP0849787A1 (de) * 1996-12-18 1998-06-24 Siemens Aktiengesellschaft Verfahren zur Herstellung einer intergrierten Schaltungsanordnung
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
US7374974B1 (en) * 2001-03-22 2008-05-20 T-Ram Semiconductor, Inc. Thyristor-based device with trench dielectric material
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US7615393B1 (en) 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
EP2826072B1 (en) * 2012-03-14 2019-07-17 IMEC vzw Method for fabricating photovoltaic cells with plated contacts
JP2014130922A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1461943A (en) * 1973-02-21 1977-01-19 Raytheon Co Semi-conductor devices
JPS50118672A (ja) * 1974-03-01 1975-09-17
US3998673A (en) * 1974-08-16 1976-12-21 Pel Chow Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
JPS51146192A (en) * 1975-06-11 1976-12-15 Fujitsu Ltd Diode device fabrication method
JPS5255877A (en) * 1975-11-01 1977-05-07 Fujitsu Ltd Semiconductor device
JPS5422168A (en) * 1977-07-20 1979-02-19 Toshiba Corp Glass coating method for semiconductor element
JPS54147789A (en) * 1978-05-11 1979-11-19 Matsushita Electric Ind Co Ltd Semiconductor divice and its manufacture
GB2023926B (en) * 1978-06-22 1983-03-16 Western Electric Co Conductors for semiconductor devices
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5572052A (en) * 1978-11-27 1980-05-30 Fujitsu Ltd Preparation of semiconductor device
US4269636A (en) * 1978-12-29 1981-05-26 Harris Corporation Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
CA1174285A (en) * 1980-04-28 1984-09-11 Michelangelo Delfino Laser induced flow of integrated circuit structure materials
US4284659A (en) * 1980-05-12 1981-08-18 Bell Telephone Laboratories Insulation layer reflow

Also Published As

Publication number Publication date
JPS56160050A (en) 1981-12-09
IE811040L (en) 1981-11-14
US4404735A (en) 1983-09-20
IE51992B1 (en) 1987-05-13
DE3174383D1 (en) 1986-05-22
EP0041776A2 (en) 1981-12-16
EP0041776B2 (en) 1990-03-14
EP0041776B1 (en) 1986-04-16
EP0041776A3 (en) 1983-12-21

Similar Documents

Publication Publication Date Title
JPH0210575B2 (ja)
JPS5913334A (ja) 集積回路の酸化膜生成方法
EP0040032B1 (en) The manufacture of a semiconductor device
US4634494A (en) Etching of a phosphosilicate glass film selectively implanted with boron
JPH0412615B2 (ja)
JPH0715953B2 (ja) 書換え可能なメモリ装置とその製造方法
JPS6235267B2 (ja)
JPS58107630A (ja) 半導体装置の自己整合方法
JPH02143417A (ja) 半導体装置の製造方法
JPS58116764A (ja) 半導体装置の製造方法
CA1196428A (en) Low temperature melting binary glasses for leveling surfaces of integrated circuits containing isolation grooves
JPS5837934A (ja) 半導体装置の製造方法
JPH0345530B2 (ja)
JPS6139735B2 (ja)
JPS63228730A (ja) 半導体集積回路の製造方法
JPS5963739A (ja) 半導体装置の絶縁分離方法
JPS6139736B2 (ja)
JPS59101851A (ja) 半導体装置の製造方法
JPH03116755A (ja) 集積回路装置とその製造方法
JPS5929439A (ja) 半導体装置の絶縁分離方法
JPS60148139A (ja) 半導体装置の製造方法
JPS6246063B2 (ja)
JPH09237784A (ja) 素子分離方法
JPS59121923A (ja) 半導体装置の製造方法
JPS6318640A (ja) 半導体装置の製造方法