JPS6246063B2 - - Google Patents
Info
- Publication number
- JPS6246063B2 JPS6246063B2 JP19023281A JP19023281A JPS6246063B2 JP S6246063 B2 JPS6246063 B2 JP S6246063B2 JP 19023281 A JP19023281 A JP 19023281A JP 19023281 A JP19023281 A JP 19023281A JP S6246063 B2 JPS6246063 B2 JP S6246063B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide
- wiring
- electrode
- electrode metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は、電極金属膜の上の形成された酸化
物系絶縁膜へレーザビームを照射して被照射部の
電極金属膜を選択的に絶縁物化させる新規な電極
配線形成法に関するものである。
物系絶縁膜へレーザビームを照射して被照射部の
電極金属膜を選択的に絶縁物化させる新規な電極
配線形成法に関するものである。
LSIがVLSI化の道を歩むとともに構成素子数の
顕著な増加はもとより素子寸法もそれに伴なつて
縮小化の一途をたどつている。１個のVLSIに集
積される構成素子数を増加させるには、素子寸法
を縮小させれば見掛け上その目的は達せられる
が、素子の動作原理を勘案すると、あるいは信頼
性、生産歩留りなどを考慮した場合、おのずとそ
の素子の幾何学的形態、寸法にギリギリの限界が
見い出されることは言うまでもない。
顕著な増加はもとより素子寸法もそれに伴なつて
縮小化の一途をたどつている。１個のVLSIに集
積される構成素子数を増加させるには、素子寸法
を縮小させれば見掛け上その目的は達せられる
が、素子の動作原理を勘案すると、あるいは信頼
性、生産歩留りなどを考慮した場合、おのずとそ
の素子の幾何学的形態、寸法にギリギリの限界が
見い出されることは言うまでもない。
そこで、前記のLSIの高密度化という課題を技
術的にブレークスルーする新しいデバイス形成技
術が求められており、その解答の一つが、絶縁膜
を介して単結晶シリコン膜を三次元的に重畳構造
で重ね合わせ、それらを電気的に相互結線して有
機的に動作させる機能を実現させる三次元素子で
ある。三次元素子を実用化させるにはいくつかの
基本技術を開発することが大前提となる。結晶化
技術、絶縁技術、平坦化技術、スルーホール技
術、放熱技術、デバイス技術、微細化技術、積層
技術などがその代表的基本技術である。
術的にブレークスルーする新しいデバイス形成技
術が求められており、その解答の一つが、絶縁膜
を介して単結晶シリコン膜を三次元的に重畳構造
で重ね合わせ、それらを電気的に相互結線して有
機的に動作させる機能を実現させる三次元素子で
ある。三次元素子を実用化させるにはいくつかの
基本技術を開発することが大前提となる。結晶化
技術、絶縁技術、平坦化技術、スルーホール技
術、放熱技術、デバイス技術、微細化技術、積層
技術などがその代表的基本技術である。
これら諸技術のうち、形成された電極配線の断
線を抑止する役目を果たすのが、いわゆる平坦化
技術である。
線を抑止する役目を果たすのが、いわゆる平坦化
技術である。
従来、素子形成面を平坦化する方法としては、
バルク基板がシリコンの場合、このシリコンの酸
化時に耐酸化性のマスク（たとえばSi3N4）で局所
的に覆い、所望の領域にのみSiO2膜を選択的に
形成する、いわゆるLOCOS法を採用して、分離
用SiO2膜端の段差を低減化させて、この段差部
の勾配が原因で電極配線が断線に至るのを抑えて
いた。また、たとえ分離用SiO2膜端が急勾配で
あつても、あるいはMOS（Metal Oxide
Semiconductor）デバイスのように多数のゲート
電極が縦横に走る構造で、ゲート電極端の段差が
密集していても、これら分離用SiO2膜、ゲート
電極上にあらかじめリンをドープしたSiO2膜
（リン硅酸ガラス；PSG）を気相成長（CVD）で
形成し、高温熱処理を施せば、含有リン濃度に依
存した平滑面が再現性良く得られる。したがつ
て、この平滑面上に微細電極配線が走つても段差
が原因で断線に至ることはなかつた。
バルク基板がシリコンの場合、このシリコンの酸
化時に耐酸化性のマスク（たとえばSi3N4）で局所
的に覆い、所望の領域にのみSiO2膜を選択的に
形成する、いわゆるLOCOS法を採用して、分離
用SiO2膜端の段差を低減化させて、この段差部
の勾配が原因で電極配線が断線に至るのを抑えて
いた。また、たとえ分離用SiO2膜端が急勾配で
あつても、あるいはMOS（Metal Oxide
Semiconductor）デバイスのように多数のゲート
電極が縦横に走る構造で、ゲート電極端の段差が
密集していても、これら分離用SiO2膜、ゲート
電極上にあらかじめリンをドープしたSiO2膜
（リン硅酸ガラス；PSG）を気相成長（CVD）で
形成し、高温熱処理を施せば、含有リン濃度に依
存した平滑面が再現性良く得られる。したがつ
て、この平滑面上に微細電極配線が走つても段差
が原因で断線に至ることはなかつた。
しかし、既に述べたように絶縁膜を介して、独
立した単結晶シリコン膜に形成されたそれぞれの
一層デバイス、二層デバイスあるいはそれ以上の
高層デバイスを積層するのが三次元素子の基本構
造であるので、各層で発生した段差はそのまま上
層のデバイスに引きつがれるとともに、個々の段
差は上層へ波及する毎に急峻な形態へと進化する
ことは明らかである。このような状況下のデバイ
ス形成面へ微細な電極配線をパターン形成すれば
これら段差部で断線が多発することは言うまでも
ない。
立した単結晶シリコン膜に形成されたそれぞれの
一層デバイス、二層デバイスあるいはそれ以上の
高層デバイスを積層するのが三次元素子の基本構
造であるので、各層で発生した段差はそのまま上
層のデバイスに引きつがれるとともに、個々の段
差は上層へ波及する毎に急峻な形態へと進化する
ことは明らかである。このような状況下のデバイ
ス形成面へ微細な電極配線をパターン形成すれば
これら段差部で断線が多発することは言うまでも
ない。
本発明は既に詳細に述べた従来のデバイス形成
技術の難点を克服するためになされたもので、と
くに電極配線形成後に発生する配線端部の段差を
生じさせずに平坦化を実現する新しい電極配線形
成法を提供することを目的としている。
技術の難点を克服するためになされたもので、と
くに電極配線形成後に発生する配線端部の段差を
生じさせずに平坦化を実現する新しい電極配線形
成法を提供することを目的としている。
以下、代表的な従来技術と本発明の一実施例に
ついて図で説明する。第１図は従来技術にもとづ
く三次元素子の断面図である。出発材料であるシ
リコン単結晶基板１上にSiO2膜２が形成されて
おり、この上に第１層の電極配線たとえばAl配
線３パターンが形成されている。このAl配線３
へはパツシベーシヨン膜４が全面にデポジシヨン
されている。次いで第２層のデバイスを構成する
ためのシリコン単結晶膜５が均一にパツシベーシ
ヨン膜４上へ形成され、第１層のデバイスと同様
に第２層目のSiO2膜６が形成されてその上に第
２層目のAl配線７がパターン形成されている。
そして、この従来法では、第２層のAl配線の段
差部で配線のくびれ部８が発生している。
ついて図で説明する。第１図は従来技術にもとづ
く三次元素子の断面図である。出発材料であるシ
リコン単結晶基板１上にSiO2膜２が形成されて
おり、この上に第１層の電極配線たとえばAl配
線３パターンが形成されている。このAl配線３
へはパツシベーシヨン膜４が全面にデポジシヨン
されている。次いで第２層のデバイスを構成する
ためのシリコン単結晶膜５が均一にパツシベーシ
ヨン膜４上へ形成され、第１層のデバイスと同様
に第２層目のSiO2膜６が形成されてその上に第
２層目のAl配線７がパターン形成されている。
そして、この従来法では、第２層のAl配線の段
差部で配線のくびれ部８が発生している。
第２図は本発明の技術を使つた場合の三次元素
子の断面図の一例である。縦方向の基本構造は従
来法と同様であるが、第１層のAl配線３のパタ
ーン形成法が全く異なる。すなわち、シリコン単
結晶基板１上のSiO2膜２にAl電極膜を蒸着ある
いはスパツタリングで形成した時点では写真製版
は行なわずにパツシベーシヨン膜（SiO2）４をそ
のままの状態でデポジシヨンする。次いで光学的
に細く絞つたレーザビーム（第２図には記載して
いない）を所望の電極配線パターン以外の領域に
正確に照射する。これによつて被照射部のAl電
極は昇温し、同時にパツシベーシヨン膜４および
SiO2膜から酸素を奪いとり瞬時にして酸化し
Al2O3膜９へと構造変化する。このAl2O3はきわ
めて高い絶縁特性を有するが故に未照射部のAl
配線３のみが導電性を保持した所望の配線パター
ンを形成することが可能となるとともに第１図に
見られた如き第１層Al配線３に帰因する段差は
全く生じないので、シリコン単結晶膜５、SiO2
膜６を更に形成しても段差が上層のデバイスへと
波及しないので、たとえば第２層のAl配線７を
パターン形成してもこれが断線を惹起させること
にならないことは多言を要しない。
子の断面図の一例である。縦方向の基本構造は従
来法と同様であるが、第１層のAl配線３のパタ
ーン形成法が全く異なる。すなわち、シリコン単
結晶基板１上のSiO2膜２にAl電極膜を蒸着ある
いはスパツタリングで形成した時点では写真製版
は行なわずにパツシベーシヨン膜（SiO2）４をそ
のままの状態でデポジシヨンする。次いで光学的
に細く絞つたレーザビーム（第２図には記載して
いない）を所望の電極配線パターン以外の領域に
正確に照射する。これによつて被照射部のAl電
極は昇温し、同時にパツシベーシヨン膜４および
SiO2膜から酸素を奪いとり瞬時にして酸化し
Al2O3膜９へと構造変化する。このAl2O3はきわ
めて高い絶縁特性を有するが故に未照射部のAl
配線３のみが導電性を保持した所望の配線パター
ンを形成することが可能となるとともに第１図に
見られた如き第１層Al配線３に帰因する段差は
全く生じないので、シリコン単結晶膜５、SiO2
膜６を更に形成しても段差が上層のデバイスへと
波及しないので、たとえば第２層のAl配線７を
パターン形成してもこれが断線を惹起させること
にならないことは多言を要しない。
以上のように、本発明によればきわめて能率的
にデバイス構造を平坦化可能となるので、高信頼
性の三次元素子を実用的立場から開発することが
容易となる。
にデバイス構造を平坦化可能となるので、高信頼
性の三次元素子を実用的立場から開発することが
容易となる。
第１図は従来の三次元素子の断面図、第２図は
本発明の一実施例を示す断面図である。 図中、１……シリコン単結晶基板、２……
SiO2膜、３……Al配線、４……パツシベーシヨ
ン膜、５……シリコン単結晶膜、６……SiO2
膜、７……Al配線、８……配線のくびれ部、９
……Al2O3膜である。
本発明の一実施例を示す断面図である。 図中、１……シリコン単結晶基板、２……
SiO2膜、３……Al配線、４……パツシベーシヨ
ン膜、５……シリコン単結晶膜、６……SiO2
膜、７……Al配線、８……配線のくびれ部、９
……Al2O3膜である。
Claims (1)
- １ 半導体基板あるいは半導体膜、絶縁体基板も
しくは絶縁膜などの上に電極配線を形成する方法
において、電極金属膜を上記の基板、膜上に被着
させる工程、次いで、この電極金属膜上に特定波
長の光を充分透過させる光学特性を有する酸化物
系絶縁膜を形成する工程、上記の光学特性を有す
る酸化物系絶縁膜を介して特定波長のレーザビー
ムを照射しつつ電極金属膜、酸化物系絶縁膜の両
者を昇温させることによつて酸化物系絶縁膜の酸
素を電極金属に与え、金属酸化物化させる工程か
らなることを特徴とする電極配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19023281A JPS5891659A (ja) | 1981-11-26 | 1981-11-26 | 電極配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19023281A JPS5891659A (ja) | 1981-11-26 | 1981-11-26 | 電極配線形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891659A JPS5891659A (ja) | 1983-05-31 |
| JPS6246063B2 true JPS6246063B2 (ja) | 1987-09-30 |
Family
ID=16254683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19023281A Granted JPS5891659A (ja) | 1981-11-26 | 1981-11-26 | 電極配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451472U (ja) * | 1987-09-29 | 1989-03-30 |
-
1981
- 1981-11-26 JP JP19023281A patent/JPS5891659A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451472U (ja) * | 1987-09-29 | 1989-03-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5891659A (ja) | 1983-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4305974A (en) | Method of manufacturing a semiconductor device | |
| JPH0210575B2 (ja) | ||
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH07120650B2 (ja) | スピンオンしたゲルマニウムガラス | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS6246063B2 (ja) | ||
| JPH05849B2 (ja) | ||
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH0119255B2 (ja) | ||
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| KR0172541B1 (ko) | 다층 금속 배선 형성방법 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS63228730A (ja) | 半導体集積回路の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| JPS6262464B2 (ja) | ||
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS62122143A (ja) | 半導体素子形成用基板の製造方法 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPH05259293A (ja) | 半導体装置及びその製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) |