JPH02114558A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02114558A JPH02114558A JP26755688A JP26755688A JPH02114558A JP H02114558 A JPH02114558 A JP H02114558A JP 26755688 A JP26755688 A JP 26755688A JP 26755688 A JP26755688 A JP 26755688A JP H02114558 A JPH02114558 A JP H02114558A
- Authority
- JP
- Japan
- Prior art keywords
- power
- supply
- semiconductor integrated
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000002184 metal Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に半導体集積回
路装置の電源機構に関する。
路装置の電源機構に関する。
従来、複数個の機能モジュールで構成された半導体集積
回路装置のうち、特に汎用を目的とした半導体集積回路
装置は、汎用性をより高めるために多機能化、処理能力
増加の傾向にある。この種の半導体集積回路装置１０１
は複数の機能モジュール１０２〜１０８と、電源線１０
９と、ＧＮＤ線１１０と、電源パッド１１１ 、１１１
′ と、ＧＮＤパッド１１２゜１１２′とを有してお
り、各々の機能モジュール１０２〜１０８は全て電源線
１０９を通じて電源の供給を受けている。
回路装置のうち、特に汎用を目的とした半導体集積回路
装置は、汎用性をより高めるために多機能化、処理能力
増加の傾向にある。この種の半導体集積回路装置１０１
は複数の機能モジュール１０２〜１０８と、電源線１０
９と、ＧＮＤ線１１０と、電源パッド１１１ 、１１１
′ と、ＧＮＤパッド１１２゜１１２′とを有してお
り、各々の機能モジュール１０２〜１０８は全て電源線
１０９を通じて電源の供給を受けている。
上述した従来の汎用半導体集積回路装置は、より汎用性
を高めるために多機能であり、処理能力を大きくしてあ
り、かつ全ての機能モジュールに電源が供給されている
ので、所望の信号処理を実行させる場合、不必要となる
機能モジュールに対しても電源を供給することになり、
所望の信号処理を実行させる為に使用している機能モジ
ュールの割合に対して消費電力が多いという欠点がある
。
を高めるために多機能であり、処理能力を大きくしてあ
り、かつ全ての機能モジュールに電源が供給されている
ので、所望の信号処理を実行させる場合、不必要となる
機能モジュールに対しても電源を供給することになり、
所望の信号処理を実行させる為に使用している機能モジ
ュールの割合に対して消費電力が多いという欠点がある
。
すなわち、第２図の半導体集積回路装置１０１において
、所望の信号処理を実行する場合、５個の機能モジュー
ル１０４ 、１０５ 、１０６ 、１０７ 、１０８の
信号処理が可能である場合においても、半導体集積回路
装置１０１を構成している他の機能モジュール１０２
、１０３でも電力を消費するという欠点がある。
、所望の信号処理を実行する場合、５個の機能モジュー
ル１０４ 、１０５ 、１０６ 、１０７ 、１０８の
信号処理が可能である場合においても、半導体集積回路
装置１０１を構成している他の機能モジュール１０２
、１０３でも電力を消費するという欠点がある。
本発明の目的は前記課題を解決した半導体集積回路装置
を提供することにある。
を提供することにある。
前記目的を達成するため、本発明は複数個の機能モジュ
ールで構成された半導体集積口Ｒ装置において、前記複
数個の機能モジュール間を接続する電源線のうち、少な
くとも一の電源線は、ＥＰＲＯＭ素子、もしくはＥＥＰ
ＲＯＭ素子のソースとドレインを介して接続されている
ものである。
ールで構成された半導体集積口Ｒ装置において、前記複
数個の機能モジュール間を接続する電源線のうち、少な
くとも一の電源線は、ＥＰＲＯＭ素子、もしくはＥＥＰ
ＲＯＭ素子のソースとドレインを介して接続されている
ものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。図
において、本発明に係る半導体集積回路装Ｗ、１は７個
の機能モジュール２，３，４，５゜６．７８から構成さ
れており、各々の機能モジュール２〜８の信号は各々の
データバス２５から内部バス２０を通じて処理される。
において、本発明に係る半導体集積回路装Ｗ、１は７個
の機能モジュール２，３，４，５゜６．７８から構成さ
れており、各々の機能モジュール２〜８の信号は各々の
データバス２５から内部バス２０を通じて処理される。
さらに、ＥＰＲＯＭ素子（ｅｒａｓａｂｌｅ ａｎｄ
ｅｌｅｃｔｒｉｃａｌｌｙ ｐｒｏｇｒａトｎａｂｌｅ
ｒｅａｄ ｏｎｌｙ ｎｅｎｏｒｙ） ２０又はＥＥ
ＰＲＯＭ素子（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａ
ｂｌｅ ｐｒｏ（ｌｒａｌｌｌａｂｌｅ ｒｅａｄｏｎ
ｌｙ ｎｅｎｏｒｙ ） ２１を有し、機能モジュール
２と機能モジュール３を接続する電源線はＥＰＲＯＭ素
子またはＥＥＰＲＯＭ素子２１のソース（またはドレイ
ンン１４、トレイン（またはソース）１６を介して接続
されており、これらのソース１４、ドレイン１６及びゲ
ート１５にはＥＰＲＯＭ素子またはＥＥＰＲＯＭ素子２
１の書き込み時に使用する印加電圧用パッド１４’ 、
１６” 、 １５′がそれぞれ設けてあり、通常ゲー
トパッド・１５′には電源電圧を印加しておく。その他
のＲ能モジュール間は、通常の金属配線の電源線９で接
続されており、電源パッド１１゜１１′から電源の供給
を受ける。図中、３０はパッド領域、３５は内部領域で
ある。
ｅｌｅｃｔｒｉｃａｌｌｙ ｐｒｏｇｒａトｎａｂｌｅ
ｒｅａｄ ｏｎｌｙ ｎｅｎｏｒｙ） ２０又はＥＥ
ＰＲＯＭ素子（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａ
ｂｌｅ ｐｒｏ（ｌｒａｌｌｌａｂｌｅ ｒｅａｄｏｎ
ｌｙ ｎｅｎｏｒｙ ） ２１を有し、機能モジュール
２と機能モジュール３を接続する電源線はＥＰＲＯＭ素
子またはＥＥＰＲＯＭ素子２１のソース（またはドレイ
ンン１４、トレイン（またはソース）１６を介して接続
されており、これらのソース１４、ドレイン１６及びゲ
ート１５にはＥＰＲＯＭ素子またはＥＥＰＲＯＭ素子２
１の書き込み時に使用する印加電圧用パッド１４’ 、
１６” 、 １５′がそれぞれ設けてあり、通常ゲー
トパッド・１５′には電源電圧を印加しておく。その他
のＲ能モジュール間は、通常の金属配線の電源線９で接
続されており、電源パッド１１゜１１′から電源の供給
を受ける。図中、３０はパッド領域、３５は内部領域で
ある。
この汎用の半導体集積回路装置１について所望の信号処
理を実行させるために機能モジュール２からのデータバ
スを除く信号経路（斜線で示した経路）で実現できると
き、パッド１６′を接地し、パッド１４′、 １５’に
ａき込み電圧を印加する。またはパッド１４′を接地し
、パッド１５′、 １６′に書き込み電圧を印加してＥ
ＰＲＯＭ素子もしくはＥＦ、ＰＲＯＭ素子２１に書き込
みを実施し、しきい値（Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔ
ａｇｅ ）を電源電圧以上にすることにより、電源供給
路を遮断する。
理を実行させるために機能モジュール２からのデータバ
スを除く信号経路（斜線で示した経路）で実現できると
き、パッド１６′を接地し、パッド１４′、 １５’に
ａき込み電圧を印加する。またはパッド１４′を接地し
、パッド１５′、 １６′に書き込み電圧を印加してＥ
ＰＲＯＭ素子もしくはＥＦ、ＰＲＯＭ素子２１に書き込
みを実施し、しきい値（Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔ
ａｇｅ ）を電源電圧以上にすることにより、電源供給
路を遮断する。
尚、実施例の説明においてＥＰＲＯＭもしくはＥＥＰＲ
ＯＭを１ケ所のみ設置して説明したが、これに限るもの
ではなく、何か所の機能モジュール間の電源線に設置し
てらよい。
ＯＭを１ケ所のみ設置して説明したが、これに限るもの
ではなく、何か所の機能モジュール間の電源線に設置し
てらよい。
以上説明したように本発明は複数個の機能モジュールで
構成された半導体集積回路装置において、複数個の機能
モジュール間を接続する電源線のうち少なくとも１ケ所
以上の電源線はＥＰＲＯＭ素子もしくはＢＥＰＲＯＭＥ
ＰＲＯＭ素子ドレインを介して接続することにより、所
望の信号処理上必要としない機能モジュールの電源線を
切断することができ、消費電力を低減できる効果があり
、またＥＰＲＯＭ素子、ＥＢＰＲＯＭ素子を使用するこ
とによって、何回でも再生でき、多様な信号処理の半導
体集積回路装置に対応でき、特に汎用の半導体集積回路
装置に対して消費電力を低減させることができる効果を
有する。
構成された半導体集積回路装置において、複数個の機能
モジュール間を接続する電源線のうち少なくとも１ケ所
以上の電源線はＥＰＲＯＭ素子もしくはＢＥＰＲＯＭＥ
ＰＲＯＭ素子ドレインを介して接続することにより、所
望の信号処理上必要としない機能モジュールの電源線を
切断することができ、消費電力を低減できる効果があり
、またＥＰＲＯＭ素子、ＥＢＰＲＯＭ素子を使用するこ
とによって、何回でも再生でき、多様な信号処理の半導
体集積回路装置に対応でき、特に汎用の半導体集積回路
装置に対して消費電力を低減させることができる効果を
有する。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の半導体集積回路装置を示すブロック図である。 １・・・半導体集積回路装置 ２．３，４，５，６，７．８・・・機能モジュール９・
・・電源線 １０・・・ＧＮＤ、１１１、１
１′・・・電源パッド １２、１２′・・・ＧＮＤバッド １４・・・ソース １４’ 、 １５′、 １６′・・・パッド１６・・・
ドレイン ２０・・・内部バス２１・・・ＥＰ
ＲＯＭ素子またはＥＥＰＲＯＭ素子２５・・・データバ
ス ３０・・・パッド領域３５・・・内部領域 特許出願人 日本電気株式会社
従来の半導体集積回路装置を示すブロック図である。 １・・・半導体集積回路装置 ２．３，４，５，６，７．８・・・機能モジュール９・
・・電源線 １０・・・ＧＮＤ、１１１、１
１′・・・電源パッド １２、１２′・・・ＧＮＤバッド １４・・・ソース １４’ 、 １５′、 １６′・・・パッド１６・・・
ドレイン ２０・・・内部バス２１・・・ＥＰ
ＲＯＭ素子またはＥＥＰＲＯＭ素子２５・・・データバ
ス ３０・・・パッド領域３５・・・内部領域 特許出願人 日本電気株式会社
Claims (1)
- （１）複数個の機能モジュールで構成された半導体集積
回路装置において、前記複数個の機能モジュール間を接
続する電源線のうち、少なくとも一の電源線は、ＥＰＲ
ＯＭ素子、もしくはＥＥＰＲＯＭ素子のソースとドレイ
ンを介して接続されていることを特徴とする半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26755688A JPH02114558A (ja) | 1988-10-24 | 1988-10-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26755688A JPH02114558A (ja) | 1988-10-24 | 1988-10-24 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114558A true JPH02114558A (ja) | 1990-04-26 |
Family
ID=17446452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26755688A Pending JPH02114558A (ja) | 1988-10-24 | 1988-10-24 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114558A (ja) |
-
1988
- 1988-10-24 JP JP26755688A patent/JPH02114558A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303181A (en) | Programmable chip enable logic function | |
| JP2659095B2 (ja) | ゲートアレイ及びメモリを有する半導体集積回路装置 | |
| JPH0650761B2 (ja) | 半導体装置 | |
| JPH02114558A (ja) | 半導体集積回路装置 | |
| US6300651B1 (en) | Chip layout for symmetrical-critical elements | |
| US6972445B2 (en) | Input/output structure and integrated circuit using the same | |
| JP2978796B2 (ja) | 半導体集積回路装置 | |
| JP3187324B2 (ja) | 電気的に書き換え可能なｒｏｍの書き込み方法 | |
| US7032066B2 (en) | Semiconductor memory unit | |
| JPS58197746A (ja) | 半導体集積回路装置 | |
| JPH01262653A (ja) | 半導体集積記憶回路装置の多層配線構造 | |
| JPH0260129A (ja) | 半導体集積回路装置 | |
| JPS6366059B2 (ja) | ||
| JPS62275379A (ja) | 外部信号を用いてメモリ編成を可逆変更するオンチツプ変換装置 | |
| JPS61190958A (ja) | 半導体集積回路 | |
| JPH0260164A (ja) | 集積回路のレイアウト方式 | |
| JPH08125124A (ja) | 半導体集積回路 | |
| JPH08116036A (ja) | メモリチップ | |
| JP2872253B2 (ja) | 半導体集積回路装置 | |
| JP2000260947A (ja) | 集積回路 | |
| JPH07335681A (ja) | 半導体装置 | |
| JPS59149033A (ja) | 半導体集積回路装置 | |
| JPH04322463A (ja) | 半導体集積回路およびその配線方法 | |
| JPH0372655A (ja) | 半導体集積回路装置 | |
| JPH0360054A (ja) | ゲートアレイ |