JPH02122563A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02122563A
JPH02122563A JP63276482A JP27648288A JPH02122563A JP H02122563 A JPH02122563 A JP H02122563A JP 63276482 A JP63276482 A JP 63276482A JP 27648288 A JP27648288 A JP 27648288A JP H02122563 A JPH02122563 A JP H02122563A
Authority
JP
Japan
Prior art keywords
source
memory cell
peripheral circuit
dose
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63276482A
Other languages
English (en)
Inventor
Hiroshi Kotaki
浩 小瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63276482A priority Critical patent/JPH02122563A/ja
Priority to US07/430,691 priority patent/US4977099A/en
Publication of JPH02122563A publication Critical patent/JPH02122563A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＭＯＳ型メモリ半導体装置の製造方法に関し
、特に、メモリセル内と周辺回路においてトランジスタ
のソース・ドレイン領域を形成するためのイオン注入を
低ドーズ量と高ドーズ量に打ち別け、信頼性の高いＭＯ
Ｓ型メモリ半導体装置を形成する方法に関する。
〔従来の技術〕
従来、こ種のトランジスタのソース・ドレイン領域の形
成方法は、周辺回路部及びメモリセル内ともに高ドーズ
量のイオン注入を行っていた。
〔発明が解決しようとする問題点〕
上述した従来のトランジスタのソース・ドレイン領域の
形成方法では、高ドーズ量のイオン注入のダメージによ
るジャンクションリーク特性への悪影響及びシャロージ
ヤンクション形成が困難なことにより、今後、メモリセ
ルの微細化及び高集積化にともない、Ｈｏ１ｄ特性等の
信頼性が悪くなるという欠点がある。
〔発明の従来技術に対する相違点〕
上述した従来のＭＯ３型メモリ半導体装置のトランジス
タのソース・ドレイン領域形成方法に対し、本発明は、
高集積化、微細化にともないジャンクションのリーク特
性が信頼性問題に顕著に表われるメモリセル内のトラン
ジスタのソース・ドレイン領域を１３乗／ｃｎｉオーダ
ーの低ドーズ量のイオン注入で形成し、イオン注入のダ
メージを少なくしてジャンクションリークの低減をはか
り低抵抗化が要求される周辺回路部のトランジスタのソ
ースドレイン領域は、１５乗／ｃＩ］！オーダーの高ド
ーズ量のイオン注入で形成することにより、信頼性の高
いＭＯ８型メモリ半導体装置を得ることができるという
相違点を有する。
〔課題を解決するための手段〕
本発明のＭＯ８型メモリ半導体装置のトランジスタのソ
ース・ドレイン領域の形成方法は、１３乗／ｄオーダー
程度の低ドーズ量のイオン注入を行ってメモリセル内の
トランジスタを形成する工程と、１５乗／ｄオーダー程
度の高ドーズ量のイオン注入を行って周辺回路部のトラ
ンジスタを形成する工程とを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明による実施例の工程順断面図である。
第１図（ａ）は、周知の方法でメモリセル（５）及び周
辺回路（６）のトランジスタのゲート電極（４）を形成
したものである。
次に、メモリセル（５）周辺回路部（６）ともに、全面
に３Ｅ　ｌ　３／ｃｒＡ〜５Ｅ　１３／ＣＩｌ＋程度の
低ドーズ量の半導体基板（１）と逆導電型の不純物イオ
ンを注入する（本実施例では、Ｐ型半導体基板にリンイ
オンを注入している）（第１図（ｂ））。
次に全面にアルミ（８）をスパッタし、ホトレジストで
パターンニングを行い、メモリセル部（５）をマスクし
、周辺回路部（６）のみに５Ｅ１５／ｃｎｔ程度の高ド
ーズ量の半導体基板（１）と逆導電型の不純物イオン（
本実施例ではヒ素イオン）を注入し、メモリセル内は、
低濃度不純物領域（７）であるソースドレイン領域周辺
回路部は高濃度不純物領域（９）であるソースドレイン
領域を得る。（第１図（Ｃ））第２図は本発明を使って
製造したＭＯ８型ＤＲＡＭ半導体装置の縦断面図である
。
第２図では、ＬＤＤ型トランジスタを適用しており、メ
モリセル内のトランジスタのソースドレイン領域は、低
ドーズ量イオン注入のみで形成しており、周辺回路部の
トランジスタのソースドレイン領域は、低ドーズ量イオ
ン注入を行なった後、ゲート電極側面に酸化膜（１６）
を形成し、メモリセル部をマスクした後高ドーズ量イオ
ン注入を行なってＬＤＤ型トランジスタを形成している
。しかし、メモリセル内トランジスタに関しても、デジ
ット線とソースドレイン領域とのフンタクト形成時にｎ
＋不純物領域（１０−２）が形成されるため、実際には
ＬＤＤ型トランジスタ構造となっている。
本実施例ではＰ型半導体基板に、ｎ型不純物領域である
ソースドレイン領域を形成したものであり、ｎ−不純物
領域（１０−１，１ｌ−１）は、低エネルギー（２０〜
３０ＫｅＶ）で１平方センチメートル当り１３乗オーダ
ーのドーズ量のリンを注入して形成している。
これにより容量蓄積電荷領域（１２）へとつながるソー
スドレイン領域（０部）のイオン注入によるダメージが
従来の高ドーズ量のヒ素を注入したものに比べ非常に少
なく、ジャンクションリーク電流が減少し、電荷保持特
性が良好になっている。
〔発明の効果〕
以上説明したように、本発明は、メモリセル部のトラン
ジスタのソースドレイン領域は、低ドーズ量の基板と逆
導電型の不純物イオンを注入して形成し、周辺回部分の
トランジスタのソースドレイン領域は、高ドーズ量の基
板と逆導電型の不純物をイオン注入して形成することに
より、メモリセル部のトランジスタのソースドレイン領
域のイオン注入によるダメーズを少なくすることができ
、ジャンクションリーク電流の少ない高信頼性のＭＯ８
型メモリ半導体装置を造ることができる効果がある。
【図面の簡単な説明】
第１図（ａ）〜（ｃ）は本発明の工程順縦断面図、第２
図は本発明により、製造したＭＯ８型ＤＲＡＭ半導体装
置の縦断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・フィー
ルド酸化膜、３・・・・・・ゲート酸化膜、４・・・・
・・ゲート電極、５・・・・・・メモリセル部、６・・
・・・・周辺回路部、７・・・・・・低濃度不純物領域
（ソースドレイン領域）、８・・・・・・アルミ、９・
・・・・・高濃度不純物領域（ソースドレイン領域）、
ＩＯ・・・・・・メモリセル内トランジスタソースドレ
イン領域、１０−１．１１−１・・・・・・ｎ−不純物
領域、１１・・・・・・周辺回路部トランジスタソース
ドレイン領域、１０−２．１１−２・・・・・・ｎ＋不
純物領域、１２・・・・・・容量蓄積電荷領域、１３・
・・・・・容量絶縁膜、１４・・・・・・容量電極、１
５．１６・・・・・・酸化膜、１７・・・・・・絶縁膜
、１８・・・・・・デジット線、９・・・・・・カバー
膜。

Claims (2)

    【特許請求の範囲】
  1. （１）メモリセルと、ＬＤＤトランジスタを用いる周辺
    回路より構成されるＭＯＳ型メモリ半導体装置のトラン
    ジスタのソースドレイン形成工程において、メモリセル
    部及び周辺回路のＬＤＤトランジスタ部分に低ドーズ量
    のイオン注入により低不純物濃度半導体層を形成する工
    程と、ＬＤＤサイドウォールを形成する工程と、周辺回
    路のＬＤＤトランジスタ部のみに高ドーズ量のイオン注
    入により高不純物濃度半導体層を形成する工程を含むこ
    とを特徴とする半導体装置の製造方法。
  2. （２）低ドーズ量のイオン注入とはリンまたはヒ素をイ
    オン種とする１０＾１３ｃｍ＾−３オーダーのドーズ量
    であり、高ドーズ量のイオン注入とはヒ素をイオン種と
    する１０＾１５オーダーのドーズ量であることを特徴と
    す特許請求の範囲第（１）項記載の半導体装置の製造方
    法。
JP63276482A 1988-10-31 1988-10-31 半導体装置の製造方法 Pending JPH02122563A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63276482A JPH02122563A (ja) 1988-10-31 1988-10-31 半導体装置の製造方法
US07/430,691 US4977099A (en) 1988-10-31 1989-10-31 Method for fabricating semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63276482A JPH02122563A (ja) 1988-10-31 1988-10-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02122563A true JPH02122563A (ja) 1990-05-10

Family

ID=17570068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63276482A Pending JPH02122563A (ja) 1988-10-31 1988-10-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4977099A (ja)
JP (1) JPH02122563A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129839A (ja) * 2005-11-04 2007-05-24 Fuji Electric Fa Components & Systems Co Ltd ブレーキ内蔵形回転電機

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666549B2 (ja) * 1990-09-27 1997-10-22 日本電気株式会社 半導体記憶装置及びその製造方法
US5155369A (en) * 1990-09-28 1992-10-13 Applied Materials, Inc. Multiple angle implants for shallow implant
US5324680A (en) * 1991-05-22 1994-06-28 Samsung Electronics, Co. Ltd. Semiconductor memory device and the fabrication method thereof
US5395784A (en) * 1993-04-14 1995-03-07 Industrial Technology Research Institute Method of manufacturing low leakage and long retention time DRAM
EP0804805B1 (en) 1995-01-19 2002-09-04 Micron Technology, Inc. Method of forming transistors in a peripheral circuit
US20050036363A1 (en) * 1996-05-24 2005-02-17 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US7064376B2 (en) * 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
KR100277911B1 (ko) * 1996-06-10 2001-02-01 김영환 반도체소자 제조방법
JPH10233492A (ja) * 1996-10-31 1998-09-02 Matsushita Electron Corp 半導体装置及びその製造方法
KR100247862B1 (ko) * 1997-12-11 2000-03-15 윤종용 반도체 장치 및 그 제조방법
DE29722439U1 (de) * 1997-12-18 1998-05-07 Siemens AG, 80333 München Halbleiterspeicher und Implantationsmaske

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156862A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体記憶装置
JPS622562A (ja) * 1985-06-27 1987-01-08 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
US4536947A (en) * 1983-07-14 1985-08-27 Intel Corporation CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
US4758898A (en) * 1984-07-30 1988-07-19 Sanyo Electric Co., Ltd. Video signal recording and reproducing apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156862A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体記憶装置
JPS622562A (ja) * 1985-06-27 1987-01-08 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129839A (ja) * 2005-11-04 2007-05-24 Fuji Electric Fa Components & Systems Co Ltd ブレーキ内蔵形回転電機

Also Published As

Publication number Publication date
US4977099A (en) 1990-12-11

Similar Documents

Publication Publication Date Title
JP2591927B2 (ja) Ｄｒａｍセルの製造方法
JP2854815B2 (ja) 半導体の製造方法
US4977099A (en) Method for fabricating semiconductor memory device
JPH1084045A (ja) 半導体集積回路装置およびその製造方法
JPS6037623B2 (ja) 半導体記憶装置
JP2596117B2 (ja) 半導体集積回路の製造方法
JPS6395669A (ja) 半導体集積回路装置の製造方法
JPH0712058B2 (ja) 半導体装置およびその製造方法
KR980006489A (ko) 반도체 소자의 제조방법
JP2585684B2 (ja) 半導体集積回路装置の製造方法
JP2810042B2 (ja) 半導体集積回路装置
JPH01196176A (ja) Ｍｉｓ型半導体装置
KR930008076B1 (ko) 스태틱램의 제조방법
JPH0479336A (ja) 半導体装置の製造方法
KR0172256B1 (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
JP2754184B2 (ja) 薄膜トランジスタ及びその製造方法
JP3120428B2 (ja) Ｍｏｓ型半導体装置の製造方法
JPH02219237A (ja) Ｍｉｓ型半導体装置
JP2900717B2 (ja) 半導体装置
JPS63144573A (ja) Ｍｏｓ型トランジスタの製造方法
JPH05251697A (ja) Ｍｏｓｆｅｔ及びその製造方法
JPH01278773A (ja) 半導体集積回路の製造方法
JPS62169468A (ja) 半導体集積回路装置
JPH01191476A (ja) 半導体装置
JPS6131637B2 (ja)