JPH02124538A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH02124538A JPH02124538A JP63278193A JP27819388A JPH02124538A JP H02124538 A JPH02124538 A JP H02124538A JP 63278193 A JP63278193 A JP 63278193A JP 27819388 A JP27819388 A JP 27819388A JP H02124538 A JPH02124538 A JP H02124538A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- picture element
- write bus
- liquid crystal
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136268—Switch defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
アクティブマトリクス型液晶表示装置に関し、エバーオ
フ点欠陥に起因する表示欠陥の拡大を防止することを目
的とし、 絶縁性基板上にマトリクス状に配列された複数個の画素
電極と、該画素電極に対応付けて配置された薄膜トラン
ジスタと、該薄膜トランジスタに選択信号を印加する走
査バスと、前記薄膜トランジスタを介して前記画素電極
に表示データを供給する書き込みバスを有する構成にお
いて、前記画素電極と書き込みバスとを、少なくとも一
方側から導出した接続部により一部オーバラップさせ、
且つこのオーバラップ部に絶縁膜を介在させた構成とす
る。
フ点欠陥に起因する表示欠陥の拡大を防止することを目
的とし、 絶縁性基板上にマトリクス状に配列された複数個の画素
電極と、該画素電極に対応付けて配置された薄膜トラン
ジスタと、該薄膜トランジスタに選択信号を印加する走
査バスと、前記薄膜トランジスタを介して前記画素電極
に表示データを供給する書き込みバスを有する構成にお
いて、前記画素電極と書き込みバスとを、少なくとも一
方側から導出した接続部により一部オーバラップさせ、
且つこのオーバラップ部に絶縁膜を介在させた構成とす
る。
本発明はアクティブマトリクス型液晶表示装置に関する
。
。
第３図（ａ）、 （ｂ）に、従来の薄膜ｌ・ランジスタ
駆動液晶表示装置の構造を模式的に示す。同図（ａ）に
示すように、薄膜Ｉ・ランジスタ（以後ＴＰＴと略記す
る）３の制御電極は走査ハスＳＢに、被制御電極の一方
はデータバスとも呼ぶ書き込みバスＷＢに、他方は画素
電極已に接続されている。」二記′ｒＦＴ３は走査パス
ＳＢから選択信号を受けてオンとなり、この時の書き込
みバスＷＢ上の表示データが画素電極に送られ、表示が
行われる。
駆動液晶表示装置の構造を模式的に示す。同図（ａ）に
示すように、薄膜Ｉ・ランジスタ（以後ＴＰＴと略記す
る）３の制御電極は走査ハスＳＢに、被制御電極の一方
はデータバスとも呼ぶ書き込みバスＷＢに、他方は画素
電極已に接続されている。」二記′ｒＦＴ３は走査パス
ＳＢから選択信号を受けてオンとなり、この時の書き込
みバスＷＢ上の表示データが画素電極に送られ、表示が
行われる。
−Ｆ記液晶表示装置の断面構造は、同図（ａ）のＡＡ矢
視部の断面図である（ｂ）に見られるように、ｌＴＯ膜
のような透明導電膜からなる画素電極Ｅ書き込みハスＷ
Ｂ、配向膜４．および図示はされていないが走査バスＳ
Ｂ、ＴＰＴ３等をガラス基板１上に形成したＴＦＴ基板
Ｐと、ＩＴＯ膜等からなる対向電極Ｅ′とその上に配向
膜４゛をガラス基板１“−にに形成した対向基板Ｐ°間
に、液晶５を挟持する構成を有する。
視部の断面図である（ｂ）に見られるように、ｌＴＯ膜
のような透明導電膜からなる画素電極Ｅ書き込みハスＷ
Ｂ、配向膜４．および図示はされていないが走査バスＳ
Ｂ、ＴＰＴ３等をガラス基板１上に形成したＴＦＴ基板
Ｐと、ＩＴＯ膜等からなる対向電極Ｅ′とその上に配向
膜４゛をガラス基板１“−にに形成した対向基板Ｐ°間
に、液晶５を挟持する構成を有する。
かかる構成において、ＴＦＴ３の断線欠陥等により、常
に書き込みバスＷＢから絶縁状態に保たれる画素（今後
エバーオフ点欠陥と呼ぶ）の画素電極Ｅの電位は、それ
を取り囲む周辺の走査ハスＳＢ、書き込みハスＷＢの電
位で定まる。
に書き込みバスＷＢから絶縁状態に保たれる画素（今後
エバーオフ点欠陥と呼ぶ）の画素電極Ｅの電位は、それ
を取り囲む周辺の走査ハスＳＢ、書き込みハスＷＢの電
位で定まる。
このようなエバーオフ点欠陥が存在する場合、駆動時間
の経過につれて、このエバーオフ点欠陥の周辺部の光学
状態が変化し、表示欠陥が拡大する現象が生じ、表示品
質を著しく損なっていた。
の経過につれて、このエバーオフ点欠陥の周辺部の光学
状態が変化し、表示欠陥が拡大する現象が生じ、表示品
質を著しく損なっていた。
本発明者らは」−記表示欠陥の原因を種々検討の結果、
表示欠陥部では外部からの印加電圧がない時であっても
画素電極Ｅと対向電極Ｅ°間に電位差が存在しており、
そのために外部から正負対称な電圧波形を印加しても液
晶５に加わる電圧は非対称なものになるため、正常な画
素に比べて異なる光学状態を示していることを見出した
。即ちエバーオフ点欠陥部の電荷が周辺の画素に回り込
む結果、周辺部の電位が変化するものと考えられる。
表示欠陥部では外部からの印加電圧がない時であっても
画素電極Ｅと対向電極Ｅ°間に電位差が存在しており、
そのために外部から正負対称な電圧波形を印加しても液
晶５に加わる電圧は非対称なものになるため、正常な画
素に比べて異なる光学状態を示していることを見出した
。即ちエバーオフ点欠陥部の電荷が周辺の画素に回り込
む結果、周辺部の電位が変化するものと考えられる。
ここでエバーオフ点欠陥部が電荷を持つ理由は次のよう
に解される。エバーオフ点欠陥部の電位は周辺の走査バ
スＳＢと書き込みハスＷＢの影宮により定まる。このう
ち、書き込みバスＷＢには正負対称の電圧が印加されて
いるのに対し、走査バスＳＢの電位は時間平均しても０
にならない直流成分を持っている。従ってエバーオフ点
欠陥部の電位もまたある直流成分を持つごとになる結果
、液晶５中の電荷がエバーオフ点欠陥部に集まるものと
解される。
に解される。エバーオフ点欠陥部の電位は周辺の走査バ
スＳＢと書き込みハスＷＢの影宮により定まる。このう
ち、書き込みバスＷＢには正負対称の電圧が印加されて
いるのに対し、走査バスＳＢの電位は時間平均しても０
にならない直流成分を持っている。従ってエバーオフ点
欠陥部の電位もまたある直流成分を持つごとになる結果
、液晶５中の電荷がエバーオフ点欠陥部に集まるものと
解される。
本発明はエバーオフ点欠陥に起因する表示欠陥の拡大を
防止することを目的とする。
防止することを目的とする。
本発明は、画素電極と書き込みバスとを、少なくとも一
方側から導出した接続部により一部オーバラップさせ、
且つこのオーバラップ部に絶縁膜を介在させたものであ
る。
方側から導出した接続部により一部オーバラップさせ、
且つこのオーバラップ部に絶縁膜を介在させたものであ
る。
上記画素電極または書き込みバスより導出された接続部
の対応部位に、例えばレーザビームを照射すると、該接
続部は絶縁膜とともに溶融するこ走により、Ｌ下の導電
層つまり画素電極と書き込みバスを電気的に導通状態に
変換できる。
の対応部位に、例えばレーザビームを照射すると、該接
続部は絶縁膜とともに溶融するこ走により、Ｌ下の導電
層つまり画素電極と書き込みバスを電気的に導通状態に
変換できる。
従ってエバーオフ点欠陥画素を検出した場合には、上述
のようにしてその画素の画素電極を書き込みバスに電気
的に７接続することによって、エバーオフ点欠陥画素の
画素電極の電位を正負対称になるようにすることができ
、上記表示欠陥の拡大を防止することができる。
のようにしてその画素の画素電極を書き込みバスに電気
的に７接続することによって、エバーオフ点欠陥画素の
画素電極の電位を正負対称になるようにすることができ
、上記表示欠陥の拡大を防止することができる。
以下本発明の一実施例を図面を参照して説明する。
第１図（ａ）は上記一実施例の一画素分を示す要部平面
図、同図（ｂ）は上記（ａ）のＢ−Ｂ矢視部の断面図で
ある。
図、同図（ｂ）は上記（ａ）のＢ−Ｂ矢視部の断面図で
ある。
本実施例では同図（ａ）に示す如く、走査ハスＳＢから
選択信号を受けてＴＦＴ３がオンとなり、書き込みバス
ＷＢ上の表示データを画素電極Ｅに送り込む点は従来と
何ら変わりないが、書き込のハスＷＢの一部をその延長
方向と直交する方向に導出するとともに、この導出され
た延長部１１を絶縁膜９により被覆し、かつ画素電極Ｅ
をこの絶縁膜９を介して積層形成した点が異なる。ごご
で延長部１１の画素電極Ｅとオーバラップする部分を接
続部８とするる。
選択信号を受けてＴＦＴ３がオンとなり、書き込みバス
ＷＢ上の表示データを画素電極Ｅに送り込む点は従来と
何ら変わりないが、書き込のハスＷＢの一部をその延長
方向と直交する方向に導出するとともに、この導出され
た延長部１１を絶縁膜９により被覆し、かつ画素電極Ｅ
をこの絶縁膜９を介して積層形成した点が異なる。ごご
で延長部１１の画素電極Ｅとオーバラップする部分を接
続部８とするる。
第１図（ｂ）は上記接続部８の断面構造を示し、書き込
みバスＷＢの延長部１１上に絶縁膜９（例えば約１１０
０ｎの厚さのＳｉＮ膜）を介して画素電極Ｅが積層され
ている。この接続部８の大きさは、本実施例では約２０
μｍＸ２０ ｕｍとした。なお図示の４は配向膜である
。
みバスＷＢの延長部１１上に絶縁膜９（例えば約１１０
０ｎの厚さのＳｉＮ膜）を介して画素電極Ｅが積層され
ている。この接続部８の大きさは、本実施例では約２０
μｍＸ２０ ｕｍとした。なお図示の４は配向膜である
。
書き込みバスＷＢ即ち延長部１１は、図示したように、
Ｃｒ（クロム）膜１２とＡｆｆｉ膜１３との積層した膜
を用いた。
Ｃｒ（クロム）膜１２とＡｆｆｉ膜１３との積層した膜
を用いた。
以上述べたＴＦＴ３．画素電極Ｅ、走査ハスＳＢ、書き
込みハスＷＢ、接続部８等は、ガラス基板１−１−に形
成され、ＴＰＴ基板Ｐを構成する。
込みハスＷＢ、接続部８等は、ガラス基板１−１−に形
成され、ＴＰＴ基板Ｐを構成する。
ＴＦＴ３の構造は特に図示はしていないが、動作半導体
層としてａ−３ｉ（アモルファスシリコン）層を、ゲー
ト絶縁膜としてＳｉＮ膜を用いて、ガラス基板１上に画
素電極Ｅに対応して、９６０×２４０画素分形成した。
層としてａ−３ｉ（アモルファスシリコン）層を、ゲー
ト絶縁膜としてＳｉＮ膜を用いて、ガラス基板１上に画
素電極Ｅに対応して、９６０×２４０画素分形成した。
このように形成したＴＰＴ基板Ｐと、前述の対向基板Ｐ
′との間に、液晶を充填して液晶表示装置を構成した。
′との間に、液晶を充填して液晶表示装置を構成した。
本実施例では、上記液晶表示装置に全部で６点のエバー
オフ点欠陥が存在したが、このうち任意の３点につき、
画素電極Ｅと書き込みハスＷＢとの接続部８にレーザ光
（ビーム径約１０μｍ）を照射して絶縁膜９を破壊し、
上下の画素電極Ｅと書き込みバスＷＢとを電気的に接続
した。このパネルをランニング試験にかけたところ、レ
ーザ照射しない３点のエバーオフ点欠陥の周辺には１０
時間以内に上記表示欠陥が現れたのに対し、レーザ照射
により画素電極Ｅと書き込みバスＷＢとを電気的に接続
した３点には、２００時間経過しても表示欠陥の発生は
見られなかった。
オフ点欠陥が存在したが、このうち任意の３点につき、
画素電極Ｅと書き込みハスＷＢとの接続部８にレーザ光
（ビーム径約１０μｍ）を照射して絶縁膜９を破壊し、
上下の画素電極Ｅと書き込みバスＷＢとを電気的に接続
した。このパネルをランニング試験にかけたところ、レ
ーザ照射しない３点のエバーオフ点欠陥の周辺には１０
時間以内に上記表示欠陥が現れたのに対し、レーザ照射
により画素電極Ｅと書き込みバスＷＢとを電気的に接続
した３点には、２００時間経過しても表示欠陥の発生は
見られなかった。
第２図は本発明の変形例を示す図であって、これは画素
電極Ｅを一部延長し、この延長部１１を接続線を挾んで
書き込みバスＷＢと対向さセ接続部８とした例である。
電極Ｅを一部延長し、この延長部１１を接続線を挾んで
書き込みバスＷＢと対向さセ接続部８とした例である。
本変形例においても、その効果は前述の一実施例と全く
同じである。
同じである。
なお、上記一実施例および変形例の接続部８において、
画素電極Ｅと書き込みバスＷＢとの間に介在する絶縁膜
９として、デー１〜絶縁膜と同じ材質の絶縁膜、或いは
配向膜と同じ材質の絶縁膜を使用することが実用上望ま
しい。その理由は、これらの材料は、従来より実際の製
品に使用されている材質であるので、製造工程上および
特性上全く問題を生じるおそれがないことによる。
画素電極Ｅと書き込みバスＷＢとの間に介在する絶縁膜
９として、デー１〜絶縁膜と同じ材質の絶縁膜、或いは
配向膜と同じ材質の絶縁膜を使用することが実用上望ま
しい。その理由は、これらの材料は、従来より実際の製
品に使用されている材質であるので、製造工程上および
特性上全く問題を生じるおそれがないことによる。
また、上記絶縁膜９としてゲート絶縁膜と同じ材質１例
えばＳｉＮ膜を用い、その膜厚をゲート絶縁膜等ＴＰＴ
部では約３０００人、絶縁膜９は約５００人とすれば、
エバーオフ点欠陥画素では絶縁膜９に書き込みバスＷＢ
と画素電極Ｅとの間の電圧約３０Ｖが印加されるのに対
し、正常画素ではＴＦＴ３がオン状態では画素電極Ｅは
書き込みハスＷＢと同電位であるので、この電圧差を利
用して画素電極Ｅと書き込みバスＷＢとを電気的に接続
できる。
えばＳｉＮ膜を用い、その膜厚をゲート絶縁膜等ＴＰＴ
部では約３０００人、絶縁膜９は約５００人とすれば、
エバーオフ点欠陥画素では絶縁膜９に書き込みバスＷＢ
と画素電極Ｅとの間の電圧約３０Ｖが印加されるのに対
し、正常画素ではＴＦＴ３がオン状態では画素電極Ｅは
書き込みハスＷＢと同電位であるので、この電圧差を利
用して画素電極Ｅと書き込みバスＷＢとを電気的に接続
できる。
即ちＳｉＮ膜の絶縁耐圧は、膜厚約５００人で凡そ２０
Ｖ１約３０００人で凡そ１００■であるので、−［ユ述
したように、ゲート絶縁膜を含むＴＦＴ部の絶縁膜の膜
厚を約３０００人、接続部８の絶縁膜９の膜厚を約５０
０人としておき、すべてのゲート電極に電圧を印加して
ＴＦＴ３を全部オンとし、すべての書き込みバスＷＢに
凡そ３０Ｖの交流電圧を印加すれば、接続部８において
絶縁膜９にかかる電圧は、正常画素では上述したように
ＯＶであるので何の変化も生じないが、エバーオフ点欠
陥画素では約３０Ｖの電圧がかかるので、絶縁膜９の絶
縁が破壊され、画素電極Ｅと書き込みバスＷＢとが電気
的に接続される。
Ｖ１約３０００人で凡そ１００■であるので、−［ユ述
したように、ゲート絶縁膜を含むＴＦＴ部の絶縁膜の膜
厚を約３０００人、接続部８の絶縁膜９の膜厚を約５０
０人としておき、すべてのゲート電極に電圧を印加して
ＴＦＴ３を全部オンとし、すべての書き込みバスＷＢに
凡そ３０Ｖの交流電圧を印加すれば、接続部８において
絶縁膜９にかかる電圧は、正常画素では上述したように
ＯＶであるので何の変化も生じないが、エバーオフ点欠
陥画素では約３０Ｖの電圧がかかるので、絶縁膜９の絶
縁が破壊され、画素電極Ｅと書き込みバスＷＢとが電気
的に接続される。
このように絶縁膜９の材質とその膜厚を選択することに
より、接続部８における画素電極Ｅと書き込みバスＷＢ
とを、レーザビーム照射により接続する以外に、電気的
に接続することもできる。
より、接続部８における画素電極Ｅと書き込みバスＷＢ
とを、レーザビーム照射により接続する以外に、電気的
に接続することもできる。
以上説明した如く本発明によれば、薄膜トランジスタ駆
動液晶表示装置において、エバーオフ点欠陥が存在した
場合でも周辺画素に広がる表示欠陥の発生を防ぐことが
できる。
動液晶表示装置において、エバーオフ点欠陥が存在した
場合でも周辺画素に広がる表示欠陥の発生を防ぐことが
できる。
第１図（ａ）、 （ｂ）は本発明一実施例の構成説明図
、第２図は本発明の詳細な説明図、 第３図（ａ）、 （ｂ）は従来の問題点説明図である。 図において、■、１°はガラス基板、３はＴＰＴ（Ｆｉ
膜トランジスタＬ４，４”は配向膜、５は液晶、８は接
続部、９は絶縁膜、ＳＢは走査ハス、ＷＢは書き込みバ
ス、Ｅは画素電極を示す。
、第２図は本発明の詳細な説明図、 第３図（ａ）、 （ｂ）は従来の問題点説明図である。 図において、■、１°はガラス基板、３はＴＰＴ（Ｆｉ
膜トランジスタＬ４，４”は配向膜、５は液晶、８は接
続部、９は絶縁膜、ＳＢは走査ハス、ＷＢは書き込みバ
ス、Ｅは画素電極を示す。
Claims (3)
- （１）絶縁性基板（１）上にマトリクス状に配列された
複数個の画素電極（Ｅ）と、該画素電極に対応付けて配
置された薄膜トランジスタ（３）と、該薄膜トランジス
タに選択信号を印加する走査バス（ＳＢ）と、前記薄膜
トランジスタを介して前記画素電極（Ｅ）に表示データ
を供給する書き込みバス（ＷＢ）を有する構成において
、 前記画素電極（Ｅ）と書き込みバス（ＷＢ）とを、少
なくとも一方側から導出した接続部（８）により一部オ
ーバラップさせ、且つこのオーバラップ部に絶縁膜（９
）を介在させたことを特徴とするアクティブマトリクス
型液晶表示装置。 - （２）前記絶縁膜（９）が、前記薄膜トランジスタ（３
）のゲート絶縁膜（２）と同一材質の絶縁膜であること
を特徴とする請求項１記載のアクティブマトリクス型液
晶表示装置。 - （３）前記絶縁膜（９）が、配向膜（４）と同一材質の
絶縁膜であることを特徴とする請求項１記載のアクティ
ブマトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63278193A JPH02124538A (ja) | 1988-11-02 | 1988-11-02 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63278193A JPH02124538A (ja) | 1988-11-02 | 1988-11-02 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02124538A true JPH02124538A (ja) | 1990-05-11 |
Family
ID=17593890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63278193A Pending JPH02124538A (ja) | 1988-11-02 | 1988-11-02 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02124538A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416930A (ja) * | 1990-05-11 | 1992-01-21 | Sharp Corp | アクティブマトリクス型表示装置 |
| JPH0419618A (ja) * | 1990-05-14 | 1992-01-23 | Sharp Corp | アクティブマトリクス型表示装置の製造方法 |
| US5434686A (en) * | 1991-05-08 | 1995-07-18 | Sharp Kabushiki Kaisha | Active matrix display device |
| WO1996007122A1 (en) * | 1994-08-30 | 1996-03-07 | Hitachi, Ltd. | Method of production of active matrix type liquid crystal display device |
| JP2007256919A (ja) * | 2006-03-23 | 2007-10-04 | Genta Kagi Kogyo Kofun Yugenkoshi | 電子インク表示装置及びその修復方法 |
-
1988
- 1988-11-02 JP JP63278193A patent/JPH02124538A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416930A (ja) * | 1990-05-11 | 1992-01-21 | Sharp Corp | アクティブマトリクス型表示装置 |
| JPH0419618A (ja) * | 1990-05-14 | 1992-01-23 | Sharp Corp | アクティブマトリクス型表示装置の製造方法 |
| US5434686A (en) * | 1991-05-08 | 1995-07-18 | Sharp Kabushiki Kaisha | Active matrix display device |
| WO1996007122A1 (en) * | 1994-08-30 | 1996-03-07 | Hitachi, Ltd. | Method of production of active matrix type liquid crystal display device |
| JP2007256919A (ja) * | 2006-03-23 | 2007-10-04 | Genta Kagi Kogyo Kofun Yugenkoshi | 電子インク表示装置及びその修復方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121236A (en) | Liquid crystal display element and method for treating defective pixels therein | |
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JPH02124538A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2698239B2 (ja) | アクティブマトリクス表示装置の線欠陥修正方法 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JPH0820646B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JP3444753B2 (ja) | アクティブマトリクス型液晶パネルとその製造法および駆動法 | |
| JPH0381735A (ja) | アクティブマトリクス型液晶表示パネル | |
| JPH0566415A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| KR101174156B1 (ko) | 평판 표시장치 | |
| JPH0480723A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2002328397A (ja) | 液晶表示パネル | |
| JPH02284120A (ja) | アクティブマトリクス表示装置 | |
| JPH0437823A (ja) | アクティブマトリクス型表示装置 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04265943A (ja) | アクティブマトリクス表示装置 | |
| JPH02137823A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2938558B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0481889A (ja) | アクティブマトリクスアレイ基板の検査方法 | |
| JPH0419530Y2 (ja) |