JPH02125539A - ドロップインサート方式 - Google Patents

ドロップインサート方式

Info

Publication number
JPH02125539A
JPH02125539A JP27736788A JP27736788A JPH02125539A JP H02125539 A JPH02125539 A JP H02125539A JP 27736788 A JP27736788 A JP 27736788A JP 27736788 A JP27736788 A JP 27736788A JP H02125539 A JPH02125539 A JP H02125539A
Authority
JP
Japan
Prior art keywords
insert
signal
circuit
timing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27736788A
Other languages
English (en)
Inventor
Kinji Itsugaya
五ケ谷 欣司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27736788A priority Critical patent/JPH02125539A/ja
Publication of JPH02125539A publication Critical patent/JPH02125539A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報通信分野に利用されるドロップインナー
ト方式に関する。
〔従来の技術〕
1n報通信分野に利用されるドロップインサート方式は
、データ通信に係る受信フレームとインサート信号とが
入力されて、受信フレームにインサート信号を挿入する
ものである。この種のドロップインサート方式の一例を
第2図に示す。この従来のドロップインサート方式は、
受信フレームaの同期検出回路10と、受信フレームa
のドロップ回路20と、受信フレームaにインサート信
号dを挿入するための選択回路42と、インサー[・タ
イミング生成回路41とで構成されている。また、イン
サート部40が、インサートタイミング生成回路41と
、選択回路42とで構成されている。
このような従来のドロップインサーI・方式において、
ドロップ回路20からドロップ信号すが出力され、イン
サート部40に受信フレームaとインサート信号dとが
入力される。インサート部40の選択回路42は、イン
サートタイミング生成回路旧からのインサートタイミン
グに係る出力信号Cで受信フレームaにインサート信号
dを挿入し、送信フレームeとして出力する。
〔発明が解決しようとする課題〕
上述した従来のドロップインサート方式は、インサート
タイミング生成回路の出力信号を選択回路の選択入力と
しているので、インサートタイミングにインサート信号
が無い場合、無効なインサート信号が選択回路により選
択出力されてしまうという欠点がある。
本発明の目的は、このような欠点を除去し、無効なイン
サート信号の選択を防止できるドロップインサート方式
を提供することにある。
〔課題を解決するための手段〕
本発明は、インサート信号のインサートタイミングが予
め設定されているインサートタイミング生成回路と、受
信フレームを送信フレームとして出力しているとき、前
記インサートタイミング生成回路のインサートタイミン
グで前記インサート信号を挿入する選択回路とを備える
ドロップインサート方式において、 前記インサート信号が有効の場合に、前記インサートタ
イミング生成回路のインサートタイミングを前記選択回
路に出力するゲートを有することを特徴としている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第1図は、本発明の一実施例を示すブロック図である。
このドロップインサート方式は、同1υI検出回路10
と、ドロップ回路20と、インサート部30とで構成さ
れる。さらに、イン1ナート部30は、インサートタイ
ミング生成回路31と、アントゲ−1・33と、選択回
路32とで構成される。
このような構成のドロップインナート方式に打いて、同
期検出回路10は、ドロップ回路20とインサート部3
0のインサー1〜タイミング生成回路31とに接続され
、受信フレームaを入力信号としている。
ドロップ回路20ば、同期検出回路10から出力される
出力信号をタイミングトリガとして使用し、ドロップ信
号すを出ツノする。
インサート部30のインサートタイミング生成回路3I
は、同期検出回路10からの出力信号をタイミングトリ
ガとして使用する。また、インサートタイミング生成回
路3Iには、インサート信号dのインサートタイミング
が予め設定されている。そして、インサートタイミング
生成回路31ば、このインサートタイミングに係る出力
信号Cを出力する。
アンドゲート33は、一方の入力端子に入力される、イ
ンサートタイミング生成回B31からの出力信号Cと、
他方の入力端子に入力されるインサート要求信号fとの
論理積をとる。これにより、出力信号Cが選択回路32
に出力されるかどうかが決まる。すなわち、選択回路3
2に入力されるインサート信号dが有効の場合、インサ
ート要求信号fがインサート信号dの有効を示す。この
インサート要求信号fにより、アンドゲート33が“オ
ン”状態となり、出力信号Cが選択回路32に出力され
る。また、インサート信号dが無効の場合、インサート
要求信号rがインサート信号dの無効を示す。このイン
サート要求信号fにより、アントゲ−133が“オフ”
状態となり、出力信号Cが出力されない。
選択回路32は、選択入力端子Sに出力信号Cが入力さ
れると、入力端子Bに入力されるインサート信号dを、
出力信号Cの示すインサートタイミングで出力端子Yか
ら送信フレームeとして出力する。また、出力信号Cが
入力されない場合、選択回路32は、入力端子Aに入力
される受信フレームaを、送信フレームeの信号として
出力する。
次に、本実施例の動作について説明する。
本実施例であるドロップインサート方式に受(fiフレ
ームaが入力されると、この受信フレームaは、同+1
JJ検出回路10とドロップ回路20とインサート部3
0とに入力される。ドロップ回路20が、同期検出回路
10から出力される信号をタイミングトリガとして使用
し、ドロップ信号すを出力する。インサート部30のイ
ンサートタイミング生成回路31も、同期検出回路10
からの信号をタイミングトリガとして使用する。そして
、インサートタイミング生成回路31が、インサート信
号dのインサートタイミングに係る出力信号Cをアンド
ゲート33の一方の入力端子に出力する。
一方、インサート部30に入力された受信フレームaが
、選択回路32の入力端子Aに入力される。
選択回路32の入力端子Bには、インサート信号dが入
力される。このインサート信号dが有効の場合、インサ
ート要求信号fは、インサート信号dの有効を示す。こ
のインサート要求信号fがアンドゲート33の他方の入
力端子に人力されると、アンドゲート33は“オン”状
態となる。すなわち、インサートタイミング生成回路3
1からの出力信号Cがアントゲ−1・33を通過する。
そして、出力信号Cが選択回路32の選択入力端子Sに
入力される。
選択回路32は、入力された出力信号Cのインサートタ
イミングに基づき、入力端子Bに入力されるインサート
信号dを送にフレームeとして、出力端子Yから出力す
る。
また、選択回路32に人力されるインサート信号dが無
効の場合、無効を示すインサート要求信号「により、ア
ンドゲート33が“オフ”状態となる。
これにより、インサートタイミング生成回路31から出
力信号Cが選択回路32に出力されず、選択回路32か
ら出力される送信フレームeは、受信フレームaの信号
となる。
このようにして、インサートタイミング生成回路に予め
設定されたタイミングの時にかつインサー]・信号が有
効、すなわちインサート要求信号がを効を示す時にのみ
、送信フレームはインサート信号となり、それ以外の時
は受信フレームの信号となる。言い換えると、インサー
ト信号が無効な場合、すなわちインサート要求信号が無
効を示す時には、インサートタイミングであっても送信
フレームは受信フレームの信号となる。
なお、本実施例によるドロップインサー1・方式を使用
した1:NまたはN : Ni1TI信を行う場合、動
作不良の局で無効なインサート信号を挿入しないように
することができる。
〔発明の効果〕
以上説明したように本発明によれば、インサートタイミ
ングにインサート信号がない場合、無効なインサート信
号を選択回路により選択出力することなく、受信フレー
ムの信号を選択回路の出力信号とすることができる効果
がある。
【図面の簡単な説明】
第1図は、本発明の一実施例を示すブロック図、第2図
は、従来のドロップインサート方式の一例を示すブロッ
ク図である。 10・・・・・同期検出回路 20・・・・・ドロップ回路 30・・・・・インサート部 31・・・・・インサートタイミング生成回路32・・
・・・選択回路 33・・・・・アンドゲート

Claims (1)

    【特許請求の範囲】
  1. (1)インサート信号のインサートタイミングが予め設
    定されているインサートタイミング生成回路と、受信フ
    レームを送信フレームとして出力しているとき、前記イ
    ンサートタイミング生成回路のインサートタイミングで
    前記インサート信号を挿入する選択回路とを備えるドロ
    ップインサート方式において、 前記インサート信号が有効の場合に、前記インサートタ
    イミング生成回路のインサートタイミングを前記選択回
    路に出力するゲートを有することを特徴とするドロップ
    インサート方式。
JP27736788A 1988-11-04 1988-11-04 ドロップインサート方式 Pending JPH02125539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27736788A JPH02125539A (ja) 1988-11-04 1988-11-04 ドロップインサート方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27736788A JPH02125539A (ja) 1988-11-04 1988-11-04 ドロップインサート方式

Publications (1)

Publication Number Publication Date
JPH02125539A true JPH02125539A (ja) 1990-05-14

Family

ID=17582541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27736788A Pending JPH02125539A (ja) 1988-11-04 1988-11-04 ドロップインサート方式

Country Status (1)

Country Link
JP (1) JPH02125539A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04250730A (ja) * 1991-01-28 1992-09-07 Nec Corp 回線制御データ多重回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119338A (ja) * 1986-11-07 1988-05-24 Fujitsu Ltd 補助信号中継伝送方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119338A (ja) * 1986-11-07 1988-05-24 Fujitsu Ltd 補助信号中継伝送方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04250730A (ja) * 1991-01-28 1992-09-07 Nec Corp 回線制御データ多重回路

Similar Documents

Publication Publication Date Title
ES2182934T3 (es) Un sistema que proporciona un funcionamiento de temporizacion de un decodificador de datos auxiliares en un receptor de television.
EP0862295A4 (en) DATA TRANSMITTER, DATA RECEIVER, AND DATA TRANSMISSION CONTROL BODY
JPS58176767A (ja) 端末制御装置
EP0358300A3 (en) Extended input/output circuit board addressing system
US5737370A (en) Method for initializing a network
JPH02125540A (ja) データ伝送装置
JPS5476033A (en) Interruption method for high-level data transmission control system
JPH02125547A (ja) ループネットワークシステム
JP2730148B2 (ja) 制御開始パルス発生回路
JPS5674762A (en) Memory unit
JPS5528620A (en) Synchronizing system of communication line
JPS56101229A (en) Computer system
KR950030551A (ko) 대기 시간 단축 비동기 시리얼 통신기
JPS6110343A (ja) 誤り発生装置
JPH05175990A (ja) 第2チャネルデータ伝送装置
JPH0556024A (ja) 時分割方向制御伝送方式
JPS5599626A (en) Bus line cutting system
JPS57174725A (en) Interruption controlling system
JPS6441535A (en) Forming method for digital signal string
JPS55127753A (en) Data transmission system
JPS57150036A (en) Method and circuit for selection of specific sequence data
JPH0591080A (ja) 通信制御装置
ES2135880T3 (es) Procedimiento de emision y circuito de emision correspondiente.
JPS62179043A (ja) 伝送制御装置
KR900011274A (ko) Ntsc의 전방송지역 대응의 채널선국방법