JPH0212558A

JPH0212558A - プロセッサ間通信制御方式

Info

Publication number: JPH0212558A
Application number: JP16467288A
Authority: JP
Inventors: Nobuharu Kanazawa; 金沢　伸春
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-06-30
Filing date: 1988-06-30
Publication date: 1990-01-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕複数のプロセッサ間で行なわれるデータ授受を制御する
プロセッサ間通信制御方式に関し、プロセッサの処理能
力を低下させることなく、簡単な構成でプロセッサ間通
信を実現することができることを目的とし、複数のプロセッサの各状態が設定される状態設定手段と
、各プロセッサからそれぞれアクセス可能な共通メモリ
とを備え、各プロセッサに、状態設定手段の設定条件に
応じて共通メモリのアクセスを指示し、かつ状態設定手
段にその状態設定を行なう通信制御手段を備えて構成す
る。

〔産業上の利用分野］本発明は、複数のプロセンサ間で行なわれるデータ授受
を制御するプロセンサ間通信制御方式に関する。

〔従来の技術〕

複数のプロセッサがそれぞれ処理を分担して行なうシス
テムでは、プロセッサ間で処理データの参照が行なわれ
ている。

プロセッサ間で行なわれるデータ授受の従来方式は、複
数のプロセッサに優先順位を設け、優先順位の高いプロ
セッサが低いプロセッサを制御してデータ授受を行なう
構成になっている。

〔発明が解決しようとする課題〕

ところが、このような従来方式では、被制御プロセッサ
（優先順位の低いプロセッサ）は、制御プロセッサ（優
先順位の高いプロセッサ）の通信要求に対して、自らが
行なっていた処理を中断してプロセッサ間通信を行なう
必要があった。

一方、制御プロセッサにおいても、被制御プロセッサを
意識した処理が必要になっている。

このように、従来のプロセッサ間通信制御方式では、被
制御プロセッサは制御プロセッサのアクセスに対して、
自装置の処理を中断して応答する必要があり、中断が困
難な実時間処理を行なっているシステムには用いること
ができなかった。

本発明は、このような従来の問題点を解決するもので、
プロセッサの処理能力を低下させることなく、簡単な構
成でプロセッサ間通信を実現することができるプロセッ
サ間通信制御方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、状態設定手段１３０には、複数のプロセッ
サ１１０，１２０の各状態が設定される。

共通メモリ１４０は、各プロセンサからそれぞれアクセ
ス可能である。

各ブロセッナに備えられる通信制御手段１１１１２１は
、状態設定手段１３０の設定条件に応じて共通メモリ１
４０のアクセスを↑旨示し、かつ状態設定手段１３０に
各プロセッサの状態設定を行なう。

〔作　用］本発明は、各プロセッサ１１０，１２０の状態が設定さ
れる状態設定手段１３０の設定条件に応じて、一つのプ
ロセッサが共通メモリ１４０をアクセスし、データの読
み出しおよび書き込みを行ない、次のプロセッサが共通
メモリ１４０をアクセスできるように、状態設定手段１
３０の設定条件を変更する。次のプロセッサはそれに応
じて、同様に共通メモリ１４０をアクセスし、状態設定
手段１３０の設定条件を変更する。

すなわち、状態設定手段１３０の設定条件に応じて、プ
ロセッサ間のデータが共通メモリ１４０を介して遺り取
りされ、かつその遺り取りに伴って設定条件を変更する
ことにより、各プロセッサが自立的にその間のデータ転
送を制御することができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例の構成を示すブロック図で
ある。

なお、本実施例では、状態設定手段（第１図、１３０）
が、各プロセッサ対応のフリップフロップにより実現さ
れ、通信制御手段（同、１１１１２１）が各プロセッサ
のソフトウェアにより実現される例を示す。

図において、上位装置に接続されるプロセッサＡ２１０
、および回線制御を行なっているプロセッサＢ２２０に
は、それぞれ互いにセットリセットが可能なフリップフ
ロップ２３１，２３３が接続される。すなわち、フリッ
プフロップ（ＦＦＩ）２３１はプロセッサＡ２１０から
セットでき、プロセッサＢ２２０からリセットできる構
成であり、フリップフロップ（ＦＦ２）２３３はプロセ
ッサＢ２２０からセットでき、プロセッサＡ２１０から
リセットできる構成である。

なお、各フリップフロップ２３１．２３３の状態は、各
プロセンサ２１０．２２０において検出することができ
る。すなわち、例えば各Ｑ出力がプロセッサＡ２３１お
よびプロセッサＢ２３３にそれぞれ供給されている。

さらに、各プロセッサ２１０．２２０には、それぞれ書
き込みおよび読み出しが可能な共通メモリ（ＣＭ）２４
０が接続される。

ここで、各フリップフロップ２３１，２３３の状Ｍ（Ｑ
出力）と、各プロセッサ２１０，２２０ノ共通メモリ２
４０に対するアクセス可否の条件関係を次表に示す。

表二二に示すように、フリップフロップ（ＦＦＩ）２３１
およびフリップフロップ（ＦＦ２）２３３は、電源投入
時にともにリセットされ、共通メモリ２４０にはプロセ
ッサＡ２１０からのアクセスのみが許可され、プロセッ
サＡ２１０からプロセッサＢ２２０に渡されるデータ（
初期データ）が共通メモリ２４０に書き込まれる（■）
。

書き込み終了後に、プロセッサＡ２１０はフリップフロ
ップ（ＦＦＩ）２３１をセットする（■）。

プロセッサＢ２２０は、各フリップフロップの状態を監
視しており、フリップフロップ（ＦＦＩ）２３１のＱ出
力が「ｌ」、フリップフロップ（ＦＦ２）２３３のＱ出
力が「０」であることを検出し、共通メモリ２４０のア
クセスが可能になったことを認識する。なお、このとき
プロセッサＡ２１０は共通メモリ２４０へのアクセスが
禁じられる。

プロセッサＢ２２０は、共通メモリ２４０から初期デー
タを読み出し、そのデータに基づいた処理を行なう。ま
た、プロセッサＢ２２０は、プロセッサＡ２１０に通知
すべきデータを共通メモリ２４０に書き込む（■）。

書き込み終了後に、プロセッサＢ２２０はフリップフロ
ップ（ＦＦ２）２３３をセットする（■）。

プロセッサＡ２１０は、各フリップフロップの状態を監
視しており、フリップフロップ（ＦＦＩ）２３１のＱ出
力が「ｌ」、フリップフロップ（ＦＦ２）２３３のＱ出
力が「１」であることを検出し、共通メモリ２４０のア
クセスが可能になったことを認識する。なお、このとき
プロセッサＢ２２０は共通メモリ２４０へのアクセスが
禁じられる。

プロセッサＡ２１０は、共通メモリ２４０からデータを
読み出す。また、プロセッサＡ２１０はプロセッサＢ２
２０に通知すべきデータがあれば、それを共通メモリ２
４０に書き込む（■）。

書き込み終了後に、プロセッサＡ２１０はフリップフロ
ップ（ＦＦ２）２３３をリセットする（■）。

すなわち、状態■は状態■と同条件となり、共通メモリ
２４０に対するアクセスはプロセッサＢ２２０が可能と
なる。プロセッサＢ２２０は、共通メモリ２４０からデ
ータを読み出し、またプロセッサＡ２１０に通知すべき
データの書き込みを終了した時点で、フリップフロップ
（ＦＦ２）２３３をセットする（■）。以下同様に、フ
リップフロップ（ＦＦ２）２３３のセットリセットによ
る状態■と状態■が繰り返され、共通メモリ２４０を介
したプロセッサ間のデータ転送が行なわれる。

また、プロセッサＢ２２０でデータ喪失その他の原因に
よるエラーが発生したときには、フリップフロップ（Ｆ
ＦＩ）２３１をリセットする（■）。

したがって、プロセッサＡ２１０ではフリップフロップ
（ＦＦＩ）２３１のＱ出力から、プロセッサＢ２２０の
処理が異常となったことを認識する。

なお、状態■はシステム立ち上げ時の状態■と同条件で
ある。

このように、フリ・ンブフロンブ２３１，２３３の各状
態（Ｑ出力）がｒ’ｏ、ＯＪあるいは「ｌｌ」のときに
は、プロセッサＡ２１０が共通メモリ２４０に対してア
クセスが可能となり、「１０」のときにはプロセッサＢ
２２０が共通メモリ２４０に対してアクセスが可能とな
る。

第３図は、通信制御手段（第１図、１１１，１２１）の
動作の一例を説明するフローチャートである。

第３図（ａ）、　（ｂ）はプロセッサＡ（第２図、２１
０）の動作を示し、第３図（Ｃ）、　（ｄ）はプロセッ
サＢ（同、２２０）の動作を示す。

第２図および第３図（ａ）、　（ｂ）において、プロセ
ッサＡ２１０は、電源投入に伴い、フリップフロップ（
ＦＦ２）２３３をリセットし、初期設定動作を行なう。

続いて、上位装置からプロセッサＢ２２０の処理に必要
な初期データ（回線実装表）の受信処理を行ない、この
初期データを共通メモリ２４０に書き込み、フリップフ
ロシブ（ＦＦＩ）２３１をセットする。ここで、共通メ
モリ２４０に対するアクセス可否の条件が変更され、プ
ロセッサＢ２２０においてそのアクセスが可能となる。

プロセッサＡ２１０は、各フリップフロップ２３１．２
３３の状態を監視しながら、第３図（ｂ）に示す割込処
理（コマンド処理）を行なう。ここで、フリップフロッ
プ（ＦＦＩ）２３１がセット状態（Ｑ出力が「１」）で
あり、フリップフロップ（ＦＦ２）２３３がリセット状
態（Ｑ出力が「０」）であれば（表の状態■）、状態監
視（コマンド処理）を続行する。

フリップフロップ（ＦＦ２）２３３がセット状態（Ｑ出
力が「１」）になれば（表の状態■）、共通メモリ２４
０に対してデータの引き取り処理を行ない、フリップフ
ロシブ（ＦＦ２）２３３をリセットすることにより、再
び共通メモリ２４０のアクセスをプロセッサＢ２２０に
移行し、状態監視に戻る。

また、フリップフロップ（ＦＦＩ）２３１がリセット状
態（Ｑ出力が「０」）になれば（表の状態■）、プロセ
ッサＢ２２０の異常発生であるので、共通メモリ２４０
に初期データを書き込むシステム立ち上げ時の状態に戻
る。

なお、プロセッサＢ２２０の異常発生に伴いフリップフ
ロップ（ＦＦＩ）２３１がリセットされるときは、共通
メモリ２４０のアクセスはプロセッサＢ２２０が行なっ
ており、また各フリップフロシブ２３１．２３３の制御
権もプロセッサＢ２２０にある。すなわち、フリップフ
ロップ（ＦＦ２）２３３は、リセット状態（表の状態■
あるいは■）になっているはずであるが、ここでフリッ
プフロップ（ＦＦＩ）２３１のリセットに伴い、フリッ
プフロップ（ＦＦ２）２３３のリセットを行ない、確実
な初期設定状態に復帰させる。

第２図および第３図（Ｃ）、　（ｄ）において、プロセ
ッサＢ２２０は、電源投入に伴い、フリップフロシブ（
ＦＦＩ）２３１をリセットし、初期設定動作を行なう。

続いて、フリップフロップ（Ｆｉ”１）２３１がセット
状態（Ｑ出力が「１」）になるまで、各フリップフロッ
プ２３１，２３３の状態監視を行なう。

フリップフロップ（ＦＦＩ）２３１がセット状態になれ
ば（表の状態■）、共通メモリ２４０に対する初期デー
タ（回線実装表）の引き取り処理を行ない、プロセッサ
［３２２０の割込処理（回線処理）を許可するマスク解
除を行なう。続いて、回線処理に伴う異常発生状態を監
視し、異常が発生すればフリップフロップ（ＦＦＩ）２
３１をリセットしく表の状態■）、初期設定の状態に戻
る。

また、プロセッサＢ２２０ではマスク解除に伴い割込処
理が許可され、第３図（ｄ）に示す割込処理（回線処理
）が開始される。

回線処理では、回線状態を読み出し、同期検出処理を行
なう。また、同期確認によるエラーが発生しているか否
かが判断され、エラーが生じていれば、前述した異常発
生状態監視において検出できるような情報（異常発生情
報）をセットする。

同期検出が正常であればデータ処理を行ない、プロセッ
サＡ２１０に対するデータ送出の要不要を判断する。送
出データがあり、フリップフロップ（ＦＦ２）２３３が
リセット状態（Ｑ出力が「０」）であれば、プロセッサ
Ｂ２２０は共通メモリ２４０のアクセスが可能であるの
で、その送出データを書き込み、フリップフロップ（Ｆ
Ｆ２）２３３をセットする。

同期検出処理が終了した場合、異常発生情報がセットさ
れた場合、プロセッサＡ２１０に対するデータの送出が
不要の場合、フリップフロップ（ＦＦ２）２３３がセッ
ト状態の場合（共通メモリ２４０のアクセスが不能）、
およびフリップフロップ（ＦＦ２）２３３のセットが行
なわれた場合には、それぞれ次の割込処理に移行する。

二のように、共通メモリ２４０を設け、各プロセッサ２
１０，２２０が制御できるフリップフロップ２３１，２
３３の状態からそのアクセスの可否を判断することによ
り、簡単な構成および制御方法でプロセッサ間のデータ
転送を行なうことが可能となる。

〔発明の効果〕

上述したように、本発明によれば、各プロセッサがそれ
ぞれの処理状態に応じて、プロセッサ間のデータの遺り
取りを行なうことができるので、実時間処理が要求され
その中断が許されない回線処理その他を行なうプロセッ
サにも対応できる。

したがって、その上位にある制御プロセッサの処理能力
を低下させることなく、簡単な構成および制御でプロセ
ッサ間通信を実現することができ、実用的には極めて有
用である。

、第２図は本発明の一実施例の構成を示すブロック図、第３図は通信制御手段（第１図、１１１，１２１）の動
作の一例を説明するフローチャートである。

図において、１１０　１２０はプロセッサ、１１１．１２１は通信制御手段、１３０は状態設定手段、１４０は共通メモリ、２１０はプロセッサＡ１２２０はプロセッサＢ１２３１はフリップフロップ（ＦＦＩ）、２３３はフリッ
プフロップ（ＦＦ２）、２４０は共通メモリ（ＣＭ）で
ある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、竿発Ｉ：１市骨押フ“ｏ、、、　７　）”７３第１図変倚例１−代第２図

Claims

【特許請求の範囲】

（１）複数のプロセッサ（１１０、１２０）の各状態が
設定される状態設定手段（１３０）と、各プロセッサか
らそれぞれアクセス可能な共通メモリ（１４０）とを備
え、各プロセッサに、前記状態設定手段（１３０）の設定条
件に応じて前記共通メモリ（１４０）のアクセスを指示
し、かつ前記状態設定手段（１３０）にその状態設定を
行なう通信制御手段（１１１、１２１）を備えたことを特徴とするプロセッサ間通信制御方式。