JPH02128457A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH02128457A
JPH02128457A JP63283340A JP28334088A JPH02128457A JP H02128457 A JPH02128457 A JP H02128457A JP 63283340 A JP63283340 A JP 63283340A JP 28334088 A JP28334088 A JP 28334088A JP H02128457 A JPH02128457 A JP H02128457A
Authority
JP
Japan
Prior art keywords
semiconductor device
inner lead
device package
wire
insulating wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63283340A
Other languages
English (en)
Inventor
Kazuhiro Miyamoto
和広 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP63283340A priority Critical patent/JPH02128457A/ja
Publication of JPH02128457A publication Critical patent/JPH02128457A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用パッケージに関し、特に内部リー
ド部に特徴を有する半導体装置用パッケージに関する。
〔従来の技術〕
従来、この種の半導体装置用パッケージは、第２図に示
すように内部リード３はセラミックケース４のフラット
な面の上にタングステンメタライズ等により構成されて
いた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置用パッケージは、内部リード
がフラットな面の上に構成されているため、ワイヤーポ
ンディングに於いて結線されるべきでない内部リード上
をボンディングワイヤーがクロスした場合、クロス部６
１でショート不良となるという欠点がある。
〔課題を解決するための手段〕
本発明の半導体装置用パッケージは、半導体装置用パッ
ケージの各内部リードの外周部に絶縁壁を有することを
特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実旅例の斜視図である。本実施例は
、パッケージは積層セラミックで形成されており、キャ
ビティにはペレット１が固着され、ペレットの周囲には
ケース４の表面上にタングステンメタライズにより内部
リード３が形成され、ケース４の上に内部リード３領域
に穴を有するセラミック層からなる絶縁壁５が積層され
ている。
従って、内部リード３の外周部に絶縁壁５を有するため
、結線されるべきでない内部リードの上をワイヤー２が
クロスしてもクロス部６で接触する恐れがない。したが
ってショート不良となる危険性がない。
〔発明の効果〕
以上説明したように本発明は、内部リードの外周部に絶
縁壁を有することにより、ワイヤーポンディングに於い
て、結線されるべきでない内部リード上をワイヤーがク
ロスしてもショートしないという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体装置用パッケージの
斜視図、第２図は従来の半導体装置用パッケージの斜視
図である。 １・・・・・・ペレット、２・・・・・・ワイヤー　３
・・・・・・内部リード、４・・・・・・ケース、５・
・・・・・絶縁壁、６，６１・・・・・・内部リードと
ワイヤーのクロス部。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 半導体装置用パッケージの各内部リードの外周部に絶縁
    壁を有することを特徴とする半導体装置用パッケージ。
JP63283340A 1988-11-08 1988-11-08 半導体装置用パッケージ Pending JPH02128457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63283340A JPH02128457A (ja) 1988-11-08 1988-11-08 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63283340A JPH02128457A (ja) 1988-11-08 1988-11-08 半導体装置用パッケージ

Publications (1)

Publication Number Publication Date
JPH02128457A true JPH02128457A (ja) 1990-05-16

Family

ID=17664216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63283340A Pending JPH02128457A (ja) 1988-11-08 1988-11-08 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JPH02128457A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251793A (ja) * 2007-03-30 2008-10-16 Diamond Electric Mfg Co Ltd インサート成形物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251793A (ja) * 2007-03-30 2008-10-16 Diamond Electric Mfg Co Ltd インサート成形物

Similar Documents

Publication Publication Date Title
JPH02281740A (ja) 半導体パッケージ
JPH02128457A (ja) 半導体装置用パッケージ
JPH02133942A (ja) セラミックチップキャリア型半導体装置
JPS62229949A (ja) 樹脂封止型半導体装置の製造方法
JPS6254456A (ja) 半導体装置用リ−ドフレ−ム
JPS5842246A (ja) 半導体装置
JPH01257361A (ja) 樹脂封止型半導体装置
JPH01222467A (ja) 半導体装置用パッケージ
JPH0425037A (ja) 半導体素子
JPH01215049A (ja) 半導体装置
JPH01255235A (ja) 半導体装置
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JPS60101938A (ja) 半導体装置
JPH03129840A (ja) 樹脂封止型半導体装置
JPH02156662A (ja) 樹脂封止型半導体装置
JPH01222465A (ja) 半導体装置
JPH0297051A (ja) リードフレーム
JPS6232636A (ja) 半導体装置
JPH04162753A (ja) 半導体装置
JPH0272657A (ja) 半導体装置
JPH0296357A (ja) 半導体装置
JPH01201928A (ja) 半導体装置
JPH01187959A (ja) 樹脂封止型半導体装置
JPH01255212A (ja) 半導体ペレット
JPH02156646A (ja) 集積回路装置