JPH02136925A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02136925A JPH02136925A JP29086488A JP29086488A JPH02136925A JP H02136925 A JPH02136925 A JP H02136925A JP 29086488 A JP29086488 A JP 29086488A JP 29086488 A JP29086488 A JP 29086488A JP H02136925 A JPH02136925 A JP H02136925A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- register
- instruction
- data length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリアクセス時のアドレスの値を準備するデ
ータ処理装置に関する。特に、ベースレジスタと機械語
命令でアクセスするデータ長との和をアドレスとする場
合に、その値をメモリアクセスを必要とする命令の実行
開始前にあらかじめ準備するデータ処理装置に関する。
ータ処理装置に関する。特に、ベースレジスタと機械語
命令でアクセスするデータ長との和をアドレスとする場
合に、その値をメモリアクセスを必要とする命令の実行
開始前にあらかじめ準備するデータ処理装置に関する。
本発明は機械語命令を実行するデータ処理装置において
、 ベースレジスタと機械語命令でアクセスするデータ長と
の和を保持するレジスタをとり得る最大値以上の個数だ
け設け、このレジスタの内容を単に選択してメモリアド
レスとすることにより、メモリアクセスを必要とする機
械語命令の実行時間を短縮できるようにしたものである
。
、 ベースレジスタと機械語命令でアクセスするデータ長と
の和を保持するレジスタをとり得る最大値以上の個数だ
け設け、このレジスタの内容を単に選択してメモリアド
レスとすることにより、メモリアクセスを必要とする機
械語命令の実行時間を短縮できるようにしたものである
。
従来、この種の装置はメモリアクセスを必要とする機械
語命令の実行開始後にアドレス１直を計算するために必
要なベースレジスタを読み出した後機械語命令でアクセ
スするデータ長との和を計算し、その結果をアドレスと
してメモリに与えていた。
語命令の実行開始後にアドレス１直を計算するために必
要なベースレジスタを読み出した後機械語命令でアクセ
スするデータ長との和を計算し、その結果をアドレスと
してメモリに与えていた。
上述した従来のこの種の装置は、機械語命令の実行開始
時から実際にメモリアクセスが開始されるまでの間にレ
ジスタを読み出してアドレスを計算するための時間が必
要となるため、命令の実行時間がそれだけ長くなる欠点
があった。
時から実際にメモリアクセスが開始されるまでの間にレ
ジスタを読み出してアドレスを計算するための時間が必
要となるため、命令の実行時間がそれだけ長くなる欠点
があった。
本発明は、このような欠点を除去するもので、メモリア
クセスを必要とする機械語命令の実行時間を短くするこ
とができる装置を提供することを目的とする。
クセスを必要とする機械語命令の実行時間を短くするこ
とができる装置を提供することを目的とする。
本発明は、メモリアクセスを必要とする機械語命令の実
行にあたってアドレス値の計算に必要なベースアドレス
を生成するベースレジスタと、このベースレジスタから
ベースアドレスヲ読出し、機械語命令でアクセスするデ
ータ長との和を計算してその結果をメモリにアドレス値
として送出する計算手段とを含むデータ処理装置におい
て、上記データ長の取り得るすべての値に対応して上記
計算手段の計算結果を保持することができる複数のアド
レスレジスタを設け、この複数のアドレスレジスタに格
納された値を選択して上記メモリにアドレス値として与
える手段を備えたことを特徴とする。
行にあたってアドレス値の計算に必要なベースアドレス
を生成するベースレジスタと、このベースレジスタから
ベースアドレスヲ読出し、機械語命令でアクセスするデ
ータ長との和を計算してその結果をメモリにアドレス値
として送出する計算手段とを含むデータ処理装置におい
て、上記データ長の取り得るすべての値に対応して上記
計算手段の計算結果を保持することができる複数のアド
レスレジスタを設け、この複数のアドレスレジスタに格
納された値を選択して上記メモリにアドレス値として与
える手段を備えたことを特徴とする。
複数のレジスタが、機械語命令実行時にメモリを中央処
理装置がアクセスするときのアドレスとして、中央処理
装置内のベースレジスタの保持内容と機械命令語でアク
セスするデータ長との和の値を計算する。この計算結果
をデータ長のとり得る全ての値に対応する数だけ設けた
アドレスレジスタに保持する。この和の値をメモリアク
セス実行時にアドレスとして単に選択して、メモリアド
レスとして供給する。したがってメモリアクセスを必要
とする機械語命令の実行開始後におけるアドレスの値の
計算をその都度行うことを不要にする。これによりメモ
リアクセスを必要とする機械語命令の実行時間を短縮す
ることができる。
理装置がアクセスするときのアドレスとして、中央処理
装置内のベースレジスタの保持内容と機械命令語でアク
セスするデータ長との和の値を計算する。この計算結果
をデータ長のとり得る全ての値に対応する数だけ設けた
アドレスレジスタに保持する。この和の値をメモリアク
セス実行時にアドレスとして単に選択して、メモリアド
レスとして供給する。したがってメモリアクセスを必要
とする機械語命令の実行開始後におけるアドレスの値の
計算をその都度行うことを不要にする。これによりメモ
リアクセスを必要とする機械語命令の実行時間を短縮す
ることができる。
次に、本発明実施例を図面に基づいて説明する。
第１図は本発明実施例の構成を示すブロック図、第２図
は本発明実施例の処理内容と実行時間を示す図、第３図
は従来例の処理内容と実行時間を示す図である。本発明
実施例は、中央処理装置１およびメモリ２を備え、中央
処理装置１に、命令コードを保持する命令レジスタ１１
と、この命令レジスタ１１の命令コードを対応づけられ
たコードに変換するデコーダ１２と、メモリアクセスを
必要とする機械９吾命令の実行にあたってアドレス値の
計算に必要なベースアドレスを生成するベースレジスタ
１３とを含み、さらに本発明の特徴とする手段として、
メモリアクセス実行時に、データ長の取り得るすべての
値に対応して計算結果を保持することができる複数のア
ドレスレジスタ１４（本実施例ではＢＲ乎２、ＢＲ＋４
およびＢＲ＋８の３通りのアドレスレジスタ）と、この
複数のアドレスレジスタｉ４にそれぞれ対応してベース
レジスタ１３からのベースアドレスに加算する複数の加
算器１５ａ１１５ｂ、１５Ｃと、複数のアドレスレジス
タ１４に格納された値を選択してメモリ２にアドレス値
として与えるマルチプレクサ１５とを含む。
は本発明実施例の処理内容と実行時間を示す図、第３図
は従来例の処理内容と実行時間を示す図である。本発明
実施例は、中央処理装置１およびメモリ２を備え、中央
処理装置１に、命令コードを保持する命令レジスタ１１
と、この命令レジスタ１１の命令コードを対応づけられ
たコードに変換するデコーダ１２と、メモリアクセスを
必要とする機械９吾命令の実行にあたってアドレス値の
計算に必要なベースアドレスを生成するベースレジスタ
１３とを含み、さらに本発明の特徴とする手段として、
メモリアクセス実行時に、データ長の取り得るすべての
値に対応して計算結果を保持することができる複数のア
ドレスレジスタ１４（本実施例ではＢＲ乎２、ＢＲ＋４
およびＢＲ＋８の３通りのアドレスレジスタ）と、この
複数のアドレスレジスタｉ４にそれぞれ対応してベース
レジスタ１３からのベースアドレスに加算する複数の加
算器１５ａ１１５ｂ、１５Ｃと、複数のアドレスレジス
タ１４に格納された値を選択してメモリ２にアドレス値
として与えるマルチプレクサ１５とを含む。
このように構成された本発明実施例の動作について説明
する。
する。
上述したように中央処理装置１にはアドレ冬生成用のベ
ースレジスタ１３が含まれており、また、命令レジスタ
１１中の命令コードから機械語命令で使用するデータの
バイト長が実行開始時にデコーダ１２によりデコードさ
れる。
ースレジスタ１３が含まれており、また、命令レジスタ
１１中の命令コードから機械語命令で使用するデータの
バイト長が実行開始時にデコーダ１２によりデコードさ
れる。
これらの和をアドレスとして使用し、データ長として２
．４および８の各バイトが設定されたとすれば、３通り
の組合せとなる。これらを、アドレスレジスタ１４のＢ
Ｒ＋２、ＢＲ＋４およびＢＲ＋８に保持する。メモリア
クセスを伴う機械語命令を実行しようとする場合に従来
例のようにアドレスレジスタ１４が無い場合には、第３
図に示すように、メモリアクセスの前にアドレス計算の
ための時間が必要となるが、本発明実施例のようにアド
レスレジスタ１４がある場合には第２図に示すようにこ
の時間が不要となり、機械語命令の実行時間が短くなる
。
．４および８の各バイトが設定されたとすれば、３通り
の組合せとなる。これらを、アドレスレジスタ１４のＢ
Ｒ＋２、ＢＲ＋４およびＢＲ＋８に保持する。メモリア
クセスを伴う機械語命令を実行しようとする場合に従来
例のようにアドレスレジスタ１４が無い場合には、第３
図に示すように、メモリアクセスの前にアドレス計算の
ための時間が必要となるが、本発明実施例のようにアド
レスレジスタ１４がある場合には第２図に示すようにこ
の時間が不要となり、機械語命令の実行時間が短くなる
。
この場合の動作は、例えば、オペランド長が２バイトで
あるとすると、命令レジスタ１１中の定数部分からアド
レスレジスタ１４のうちのＢＲ＋２が選択される。
あるとすると、命令レジスタ１１中の定数部分からアド
レスレジスタ１４のうちのＢＲ＋２が選択される。
これは命令レジスタ１１に機械語命令が格納された時点
、すなわち機械語命令の実行開始時点と同時にマルチプ
レクサ１５により選択され、メモリ２に格納される。従
って、第２図に示すようにアドレス計算の時間が不要と
なる。
、すなわち機械語命令の実行開始時点と同時にマルチプ
レクサ１５により選択され、メモリ２に格納される。従
って、第２図に示すようにアドレス計算の時間が不要と
なる。
以上説明したように本発明によれば、ベースレジスタと
機械語命令でアクセスするデータ長との和を保持するレ
ジスタを設けることにより、アドレス計算をその都度行
うための時間が不要になる分だけメモリアクセスを必要
とする機械語命令の実行時間を短くすることができる効
果がある。
機械語命令でアクセスするデータ長との和を保持するレ
ジスタを設けることにより、アドレス計算をその都度行
うための時間が不要になる分だけメモリアクセスを必要
とする機械語命令の実行時間を短くすることができる効
果がある。
第１図は本発明実施例の構成を示すブロック図。
第２図は、本発明実施例の処理内容と実行時間を示す図
。 第３図は、従来例の機械語命令の処理内容と実行時間を
示す図。 １・・・中央処理装置、２・・・メモリ、１１・・・命
令レジスタ、１２・・・デコーダ、１３・・・ベースレ
ジスタ、１４・・・アドレスレジスタ （ＢＲ＋２、Ｂ
Ｒ＋４、ＢＲ＋８）、１５・・・マルチプレクサ。
。 第３図は、従来例の機械語命令の処理内容と実行時間を
示す図。 １・・・中央処理装置、２・・・メモリ、１１・・・命
令レジスタ、１２・・・デコーダ、１３・・・ベースレ
ジスタ、１４・・・アドレスレジスタ （ＢＲ＋２、Ｂ
Ｒ＋４、ＢＲ＋８）、１５・・・マルチプレクサ。
Claims (1)
- 【特許請求の範囲】 １、メモリアクセスを必要とする機械語命令の実行にあ
たってアドレス値の計算に必要なベースアドレスを生成
するベースレジスタと、このベースレジスタからベース
アドレスを読出し、機械語命令でアクセスするデータ長
との和を計算してその結果をメモリにアドレス値として
送出する計算手段とを含むデータ処理装置において、 上記データ長の取り得るすべての値に対応して上記計算
手段の計算結果を保持することができる複数のアドレス
レジスタを設け、 この複数のアドレスレジスタに格納された値を選択して
上記メモリにアドレス値として与える手段を備えた ことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29086488A JPH02136925A (ja) | 1988-11-17 | 1988-11-17 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29086488A JPH02136925A (ja) | 1988-11-17 | 1988-11-17 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02136925A true JPH02136925A (ja) | 1990-05-25 |
Family
ID=17761483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29086488A Pending JPH02136925A (ja) | 1988-11-17 | 1988-11-17 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02136925A (ja) |
-
1988
- 1988-11-17 JP JP29086488A patent/JPH02136925A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845433B2 (ja) | 集積回路装置 | |
| JPH03233630A (ja) | 情報処理装置 | |
| US5142630A (en) | System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching | |
| KR930006516B1 (ko) | 데이타 처리시스템 | |
| EP0206655A2 (en) | Method and apparatus for embedding data in an instruction stream | |
| JPH0218729B2 (ja) | ||
| US5463747A (en) | Microprogram data processor processing operand address calculation and instruction execution with common hardware | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JPS6051739B2 (ja) | マイクロプログラム方式 | |
| JP2618703B2 (ja) | プログラマブルシーケンスコントローラの高速演算処理方式 | |
| JPH05181671A (ja) | ソフトウェア命令のエミュレーション方式 | |
| JPS5617402A (en) | Programmable sequence controller | |
| JPH01175632A (ja) | マイクロプログラム制御装置 | |
| JPH01201748A (ja) | データ処理装置 | |
| JPS63163533A (ja) | マイクロコンピユ−タ | |
| JPH02118729A (ja) | 情報処理装置 | |
| JPS6149695B2 (ja) | ||
| JPS61221829A (ja) | 命令読み出し回路 | |
| JPS63247832A (ja) | デ−タ処理装置 | |
| JPH02128223A (ja) | 演算処理装置 | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JPH0752402B2 (ja) | データ処理装置 | |
| JPS63153637A (ja) | デ−タ処理装置 | |
| JPH0575130B2 (ja) | ||
| JPH01263829A (ja) | データ処理装置 |