JPS62177635A - 論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置に使用される論理回路に関す
るもので、特に、論理回路を試験容易に構成するための
回路構成方法に関するものである。

〔従来の技術〕

従来、この種の論理回路では入力の組合せによっては不
定状態が出力される回路構成のものがある。

〔発明が解決しようとする問題点〕

上述した従来の不定状態が出力される論理回路では、試
験Ａターンを人手で作成する際、不定状態が出力されな
い様に入力の組合せを考えねばならないという欠点があ
る。又、自動で試験Ａター／の発生を行なう際にも不定
状態が発生されない様に入力端子等の値を固定するなど
していただめ。

高検出率の試験ツクターンが得られにくいという欠点が
ある。

本発明の目的は、上述の欠点を除去した論理回路を提供
することにある。

〔問題点を解決するだめの手段〕

本発明によれば、特定の入力組合せの場合、出力が不定
状態になる論理回路において、前記論理回路の入力群の
情報を用い常に出力値が確定される付加回路と２選択信
号に応じて、前記論理回路出力及び前記付加回路の出力
のうちのいずれかを選択して出力する選択回路とを設げ
たことを特徴とする論理回路が得られる。

〔実施例〕

次に２本発明について図面を参照して説明する。

本発明の一実施例による論理回路を示す第１図において
、１は入力の組合せによっては不定状態が出力される本
来の機能を実現している論理回路。

１０は本来の機能を実現している論理回路１の入力信号
群、１１は本来の機能を実現している論理回路１の出力
信号群である。以下は本発明の実施のために付加された
構成であり、３は本来の機能を実現している回路の入力
信号群１０を入力として常に出力値が確定される付加回
路、１２は常に出力値が確定される付加回路３の出力信
号群、２はＡＮジ乍Ａ、ＮＤゲート、４，５はトライス
テート出力をもつドライバ、２０はドライバ制御入力（
即ち選択信号）、２１．２２はドライバ制御信号、１３
はドライバ出力信号群、１４はテスト用信号群。

１５は他の回路への供給信号群である。本来機能の出力
信号群１１と、常に値が確定される出力信号群１２と、
ドライバ出力信号群１３と、テスト用信号群１４と、他
回路への供給信号群１５との信号線数は一致している。

更にトライステート出力をもつドライバ４と５とのドラ
イバ個数も一致しており、これらは本来機能の出力信号
群１１の信号線数にも等しい。

本実施例の回路動作は以下の通りである。

ドライバ制御人力２０を１にセットすることによりドラ
イバ制御信号２２がＯとなり、ドライバ５とテスト用信
号群１４がハイ・インピーダンス状態となる。他方、ド
ライ・ぐ制御信号２１が１となるので、ドライバ４は、
他回路への供給信号群１５に２本来の機能の出力信号群
１１をそのまま出力する。

ドライバ制御入力２０をＯにセットすることによりドラ
イバ制御信号２１がＯとなり、ドライバ４とドライバ出
力信号群１３がハイ・インピーダンス状態となる。逆に
、ドライバ制御信号２２が１となるので、ドライバ５は
、他回路への供給信号群１５に９本来の機能を実現して
いる回路の入力信号群１０を入力として常に値が確定さ
れる回路３の出力信号群１２を出力する。

このように、　ＡＮＤ／ＨＡ）■ゲート２及びドライバ
４及び５は２選択信号２０に応じて、論理回路１の出力
及び付加回路３の出力のうちのいずれかを選択して出力
する選択回路を構成している。

第２図は第１図の一具体例でおる。

本来の機能を実現している論理回路１の入力信号の組合
せとその時の出力状態を下表に示す。

常に出力値が確定される付加回路３はＥＸＯＲゲートで
ある。

もし、入力信号１０ａ＊１０ｂに０，０又は１゜１が与
えられた３時従来の回路では出力が不定状態となるが２
本具体例によれば、ドライ／４制御入力２０をＯにセッ
トすることにより、他回路への供給信号としてはＥＸＯ
Ｒｒ　−１’　３の出力値Ｏが出力される。最終的には
他回路への供給信号群１５には以下の出力状態があられ
れる。

〔発明の効果〕

以上説明したように本発明は、入力の組合せによっては
出力が不定状態となる論理回路において。

該論理回路の入力群の情報を用い常に出力値が確定され
る付加回路と２選択信号に応じて、前記論理回路出力及
び前記付加回路出力のうちのいずれかを選択する選択回
路とを付加することにより。

不定状態が他の論理回路部への入力とならない様にする
ことにより、試験・ぐターンの発生の際入力端子等の値
を固定したり人手でパターンを作成したりする必要がな
く、高検出率の試験パターンが簡単に自動発生できる効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による論理回路のブロック図
、第２図は第１図の論理回路の一具体例を示す図である
。 １・・・本来の機能を実現している論理回路、２・・・
ＡＮＤ／ＮΔＤケ゛−ト、３・・・常に値が確定される
付加回路、４，５・・・トライ・ステート出力をもつド
ライバ、１０・・・入力信号群、１１・・・回路１の出
力信号群、１２・・・回路３の出力信号群、１３・・・
ドライバ出力信号群、１４・・・テスト用信号群、１５
・・・他回路への供給信号群、２′０・・・ドライバ制
御入力（選択信号）　、　２．１　、２２・・・ドライ
バ制御信号。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. １、特定の入力組合せの場合、出力が不定状態になる論
   理回路において、前記論理回路の入力群の情報を用い常
   に出力値が確定される付加回路と、選択信号に応じて、
   前記論理回路出力及び前記付加回路の出力のうちのいず
   れかを選択して出力する選択回路とを設けたことを特徴
   とする論理回路。