JPH0214574A - 双方向サイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は一般にトライアックと呼ばれている双方向サイ
リスタに関し、更に詳細には高感度化及び温度特性がと
もに高水準に達成されている双方向サイリスタに関する
。

［従来の技術及び発明が解決すべき課題］双方向サイリ
スタ（双方自進阻止３端子サイリスタ）即ちトライアッ
クは交流電流の制御を行うスイッチとしてモーター制御
回路等の電子回路に広く使用されている。第８図〜第１
１図に示す従来の双方向サイリスタは、第１導電型（ｎ
型）の第１の半導体領域ｎ１　（以下、単にｎ１領域と
呼ぶ）と、このｎ１領域の一方の側（下側）に接してい
る第２導電型（ｐ型）の第２の半導体領域Ｐ１　（以下
、単にＰ１領域と呼ぶ）と、ｎ１領域の他方の側（上側
）に接している第２導電型（ｐ型）の第３の半導体領域
Ｐ２　　（以下、単にｐ２領域と呼ぶ）とから成るシリ
コン半導体基体１を備えている。なお、ｎ１領域は出発
母材であるｎ型シリコン半導体基板から成る一Ｐ１領域
及びＰ２領域は共に不純物拡散によって形成され、基体
１の上面側に配役されているｐ２領域はｎ１領域によっ
て囲まれている。Ｐ２領域の中には表面が露出するよう
に第１導電型（ｎ型）の第４の半導体領域ｎ　（以下、
単にｎ２領域と呼ぶ）と第５の半導体領域ｎ　（以下、
単にｎ４領域と呼ぶ）が不純物拡散で形成されている。

９１領域の中には第１の導電型（ｎ型）の第６の半導体
領域ｎ３　（以下、単にｎ３領域と呼ぶ）が不純物拡散
で形成されている。半導体基体１の側面領域には第２導
電型（ｐ型）の第７の半導体領域Ｐ３　　（以下、単に
２３領域と呼ぶ）が不純物拡散によって形成されている
。このＰ３領域は素子分層前の半導体ウェハの状態にお
ける上面及び下面からの不純物拡散によって２１領域に
連続するように形成されたものである 第９図から明らかなようにｎ　型領域及びＰ２領域の平
面形状は略四角形であり、ｎ２領域は９２領域の約１７
３程度の面積となるように形成されている。ｎ　領域は
２２領域の約１７８程度の小面種領域である。第８図〜
第１１図の双方向サイリスタではｎ４領域が２２領域の
１つの角に近接配置されたコーナーケ゛−ト構造の双方
向サイリスタとなっている。なお、ｎ　領域とｎ４領域
との間にｐ　領域の幅狭領域２が生じるようにｎ２領域
及びｎ４領域のパターンが決定されている。

ｎ３領域は第１１図から明らかなように２１領域の一部
に形成され、且つ平面的に見たときにｎ４ｇ４域と重な
る部分を有するように配役されている。

真空蒸着で形成されたアルミニウム電極から成る第１の
主電極Ｔ１は第８図及び第１０図から明らかなように、
Ｐ　領域及びｎ２領域の大部分に接するように配設され
ている。真空蒸着法等で形成されたＴｔ（チタン）−Ｎ
ｉにッケル）ｔｉｔ！から成る第２の土竜ｆ！Ｔ　２は
ｐ１領域とｎ３領域に接するように配設されている。真
空蒸着によって形成されたアルミニウム電極から成るゲ
ート電極Ｇはｎ　領域の大部分と２２頭域の一部とに接
するように配設されている。第１の主電極Ｔ１とゲート
電極Ｇとは５１０２系の絶縁＃３の開口を介して各領域
に接している。なお、第１の主電極ＴはＰ　領域とｎ２
領域との一部を短絡させるように形成され、またゲート
電極Ｇはｎ４領域とｐ２領域との一部を短絡させるよう
に形成されている。

双方向サイリスタは第１の主電極Ｔ１と第２の主電極Ｔ
２の正負の極性の変化及びゲート電極Ｇの第１の主電極
Ｔ１に対する電圧、即ち、ゲート電圧Ｖ。の正負の極性
の変化に無関係にスイッチング動作させることができる
。第１の主電極Ｔ１に対する第２の主電極Ｔ２の電位が
正であり、第１の主電極Ｔ１に対するゲート電極Ｇの電
位が正である第１のモードにおいては、第８図に示すｐ
１領域とｎ　領域とＰ　領域とｎ２領域とから成る第１
のサイリスク部４が導通する。

第１の土竜ｉＴ１に対する第２の土竜ｆＩ！Ｔ　２の電
位で正であり、第１の主電極Ｔ１に対するゲート電極Ｇ
の電位が負である第２のモードにおいては、第１のモー
ドと同様に第１のサイリスク部４が導通する。

第１の主電極Ｔ　に対する第２の土竜′！！ｆ！Ｔ２の
電位が負であり、第１の主電極Ｔ１に対するゲート電極
Ｇの電位が負である第３のモードにおいては、ｎ　領域
とＰ　領域とｎ　領域とｐ２領域とから成る第２のサイ
リスタ部５が導通する。

第１の主電極Ｔ１に対する第２の主電極Ｔ２の電位が負
であり、第１の主電極Ｔ工に対するゲート電極Ｇの電位
が正である第４のモードにおいては、第３のモードと同
様に第２のサイリスタ部うが導通する。

なお、第８図から明らかなように、第１及び第２のサイ
リスタ部４、うは逆並列接続した２つのサイリスタに等
価である。第８図の右側におけるｎｆｉ￥域とｐ　領域
とｎ　領域とＰ１領域とｎ３領域とから成る部分６は、
第１及び第２のサイリスタ部４．５を導通させるために
利用される部分である。

ところで、双方向サイリスタにおいては高感度化、即ち
いかに小さいゲートトリガ電流１０丁によって第１のサ
イリスタ部４又は第２のサイリスク部５を導通させるか
が重要な課題の１つである。

しかし、第８図〜第１１図に示す従来の双方向サイリス
クでは、このゲートトリガ電流工。□があまり小さくな
らず、省感度化が難しかった。即ち、ゲートトリガ電流
工　は第１のサイリスタ部４又Ｔ は第２のサイリスタ部５の導通、つまりトリガーに寄与
する有効電流成分Ｉ　　と、トリガーに寄Ｔａ 与しない無効電流成分Ｉ。Ｔｂから成り、上記２つの電
流成分の和として表わされる。従って、高感度化するた
めにはトリガーに寄与しない無効電流成分■　　を減少
させる必要がある０例えば、第Ｔｂ ２のモード及び第３のモードにおける第１のサイリスタ
部４及び第２のサイリスタ部５の導通はｎ１領域とｎ４
領域に挾まれたｐ２領域の抵抗（ベース抵抗）Ｒとそこ
を流れる電流との積が２２Ｂ 領域とｎ４領域とに基ず＜ｐｎ　接合の拡散電位を越え
ることにより、ｎ　領域からｐ２領域さらにｎ１領域番
こ電子が注入されることによって始まる。

従って、第８図〜第１１図の構造のサイリスタでは、ｎ
　領域の下方例のｐ２領域を流れるゲートトリガ電流工
　が有効電流成分工　　となりゲーＧＴ　　　　　　　
　　ＧＴａ 上電極Ｇとｐ２領域との接￥Ｍ部分Ａと、第１の主を極
Ｔ　と９２領域との接続部分Ｂとの闇の２２領域から成
る矢印７で示す電流通路に流れるゲート電流工　は上記
のトリガーに寄与しない無効電Ｔ 流成分Ｉ　　となる、従ってこのｙｉ路のｙ！！ＬＨＩ
抵抗Ｔｂ 値Ｒを大きくして無効電流成分Ｉ。□を減少させす ることが望ましい、しかし第８図〜第１１図の構造の双
方向サイリスタではｎ２領域と０４領域とを電気的に分
離しつつ矢印７で示すゲート電流通路の抵抗値を大きく
することは困難であった。

この問題を解決するために、第１２図〜第１４図に示す
ように、ｎ　領域の中にｐ２領域を島状に残存させ、こ
の島状部分８にゲート電極Ｇを接続させな構造の双方向
サイリスタが提案されている。第１３図では厚さ方向が
著しく拡大されているため、１４領域が厚く示されてい
るが、ｎ４領域の横方向長さに比較してこの厚さは著し
く小さいので、矢印９で示すゲート電流通路の一端Ａか
ら他ｉＢまでの抵抗値はｎ　領域の下側のｐ２領域の横
方向の抵抗値でほとんど決まる。ｎ４領域の下のｐ　領
域の不純物濃度は２２領域の表面の不純物濃度よりも著
しく低い０例えば、ｐ２領域の表面部分の不純物濃度は
１０１７〜１０１８ＣＩｌ−３オーダーであり、ｎ　領
域の下方部分の不純物濃度は１０１５〜１０１６　ｃｍ
−３オーダーに設計される。

第１２図及び第１３図の構造にすると、島状のＰ２領域
を含む矢印９で示す通路のみがゲートトリガ電流Ｉ。□
の電流通路となる。このため、ゲートトリガ電流Ｉ　は
全て有効電流成分Ｉ　　となり、ＧＴ　　　　　　　　
　　　ＧＴａ 無効電流成分成分　はほとんどなくなる、従って、Ｔｂ 第８図〜第１１図の構造よりも、ゲートトリガ電流工。

□の減少が可能となる。しカル、ｐ２領域のうちｎ４領
域の下方部分では不純物濃度が小さいために、この部分
の抵抗の温度依存性（温度変化による抵抗率変化）が大
きくなる。これは、半導体の不純物濃度と抵抗率との関
係を示す第１５図から明らかである。結県として、ゲー
トトリガ電流Ｉ６□の温度依存性（温度変化による電流
値の変化率）が大きくなり、ターンオン特性の温度特性
が良好に得られなくなる。なお、第８図〜第１１図の場
合は、無効電流成分工　　を有する分だけＧＴｂ。

高感化の点では不利となるが、無効電流成分■。□、の
電流通路となるｐ２領域の表面近傍では抵抗の温度依存
性が小さく、第１２図〜第１４図に比べてゲートトリガ
電流工。１　の温度依存性は小さい また、第２の土竜［！Ｔ２が正電位になる第１及び第２
のモードにおいて、９２領域のｎ４領域の下方部分には
２２領域と０１領域の間のｐｎ接合から延びる空乏層が
広がる。この空乏層は矢印９で示すゲート電流通路を狭
め、抵抗値Ｒ１を増加するように作用する。つまりゲー
トトリガ電流Ｉ６□が主電極間電圧Ｖ、に依存する現象
が強まり、望ましくなかった。また、双方向サイリスタ
ではゲート環ｒｊＩＧに第１の主電極に対して正のゲー
ト電圧Ｖ。を印加する第１及び第４のモードで、ｎ２領
域とｐ２領域の間のｐｎ接合を順バイアスすることが第
１のサイリスタ部もしくは第２のサイリスタ部をターン
オンする引き金となる。ここで、第１２図〜第１４図の
双方向サイリスタでは、ゲート電流通路の抵抗値ＲＰＢ
とゲート電流工。の積に応じたバイアス電圧がｎ２　領
域と２２　　領域の間のｐｎ接合の順バイアスに有効に
作用しないため、第８図〜第１１図の双方向サイリスタ
にくらべて第１のモードにおけるゲートトリガ電流工。

、が増大するという欠点が生じる。

そこで、本発明は上記の問題を解決し、ゲートトリガ電
流工。□を減少させて高感度化を実現し、更にこの高感
度化に伴う他のターンオン特性の低下を防止することが
できる双方向サイリスクを提供することを目的とする。

［課題を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、第１導電型の第１の半導
体領域ｎ１と、前記第１の半導体領域ｎ１の一方の側に
隣接する第２導電型の第２の半導体領域Ｐ１と、前記第
１の半導体領域ｎ１の他方の側に隣接する第２導電型の
第３の半導体領域ｐ２とを有する半導体基体を有し、前
記第３の半導体領域ｐ２には前記半導体基体の表面に露
出する部分を有して前記第３の半導体領域Ｐ２　に包囲
されている第１導電型の第４及び第５の半導体領域ｎ　
　、ｎ４が形成されており、前記第２の、２ 半導体領域ｐ工には前記半導体基体の表面に露出する部
分を有して前記第２の半導体領域ｐ１に包囲されている
第１導電型の第６の半導体領域ｎ３が形成されており、
前記第６の半導体領域ｎ３は平面的に見たときに前記第
５の半導体領域ｎ４に重なる部分を有し、前記第３及び
第４の半導体領域Ｐ　　、ｎ４の表面は第１の主電極Ｔ
　に接しており、前記第３及び第５の半導体領域ｐ２、
ｎ４の表面はゲート電極Ｇに接しており、前記第２及び
第６の半導体領域ｐ　　、ｎ３の表面は第２の主電極Ｔ
２に接してなる双方向サイリスタにおいて、前記第３の
半導体領域ｐ２が前記第５の半導体領域ｎ４に切込み状
に侵入している侵入部分１１と有し、この侵入部分１１
は前記半導体基体の表面に露出しており、前記ゲート電
極Ｇが前記侵入部分１１の奥まった部分１１ａで前記第
３の半導体領域Ｐ２と接続されていることを特徴とする
双方向サイリスタに係わるものである。

［作　用］ 上記発明における第３の半導体領域ｐ２の第５の半導体
領域ｎ４への侵入部分１１はゲート電流■。１のうち無
効電流成分工。□、の通路として作用する。この侵入部
分１１は複数の半導体領域の相互間を分離するための領
域ではないので、大きな設計の自由度を有する。従って
、侵入部分１１の長さ及び幅を最適抵抗値が得られるよ
うに最定することができる。即ち、無効電流成分Ｉ。１
．の電流通路の抵抗値を侵入部分１１の抵抗によって増
大させることで無効電流成分■。１．が減少し、結果と
してゲートトリガ電流工。工が減少し、高感度化を高水
準に達成することができる。また、無効電流成分工　　
の通路として作用する侵入部分１１Ｔｂ は第３の半導体領域ｐ２の不純物濃度の寄い表面領域を
含むので無効電流成分工。１ｂの温度特性は良好である
。従って、ゲートトリガ電流工。１の温度特性も比較的
良好になり、更に主電極間電圧のゲートトリガ電流工。

□への影響も少なくなる。

［実施例］ 次に、第１図〜第５図を参照して本発明の実施例に係わ
る双方向サイリスタ（トライアック）を説明する。但し
、第１図〜第５図において、第８図〜第１１図と実質的
に同一の部分には同一の符号を付してその説明を省略す
る。

第１図〜第５図に示す双方向サイリスタは、第８図〜第
１１図の双方向サイリスタのｎ４領域のパターン及びゲ
ート電極Ｇの配置を変えた他は第８図〜第１１図と実質
的に同一に構成されている。

本実施例のｎ４領域（第５の半導体領域）は、第１図か
ら明らかなように切込み部を有し、ここに２２領域（第
３の半導体領域）の侵入部分１１が配置されている。こ
の侵入部分１１は、ｎ４領域を不純物拡散で形成する時
にマスクした部分であり、第４図から明らかなようにｎ
４領域を上から下に分断するように形成されている。ｎ
２１域とｎ４領域との闇の幅狭領域２をゲート電流の無
効電流成分■。１．の電流通路として利用し、更に侵入
部分１１もその一部として利用するなめに、侵入部分１
１の入口は幅狭領域２の右端近傍に配置されている。即
ち、ｎ４領域の右側に片寄って侵入部分１１が配置され
ている。侵入部分１１の長さし　はこれが延びる方向の
ｎ　領域の幅Ｗ□の約５７７となっている。また、侵入
部分１１の幅即ち切込み幅Ｗ２はｎ４領域の第１図左右
方向の幅の約１７７になっている一Ｐ２領域から成る侵
入部分１１の美即ち先端部１１ａは絶縁膜３によって被
覆されていないが、侵入部分１１のこれ以外の部分は第
３国に示すように絶縁ｒＩＡ３で被覆されている。ゲー
ト電極Ｇはｎ４領域のほぼ全部と侵入部分１１とを覆う
ように配設されているが、侵入部分１１においては先端
部Ｌｌａのみに接している。従って、侵入部分１１のゲ
ート電極Ｇに接触する先端部１１ａから侵入部分１１の
入口までの９２領域を抵抗値の比較的大きい無効電流成
分工ＧＴｂ通路として使用することができる。　本実施
例の双方向サイリスタは以下のような効泉を有する。

（１）　無効電流成分Ｉ　　を制限できるためＴｂ ゲートトリガ電流工。１が減少し、高感度化が実現でき
る。即ち、ゲート電極Ｇはｐ２領域に対して侵入部分１
１の先端部１１ａのみで接触している。

従って、侵入部分１１は無効電流成分■ＧＴｂの通路の
一部となりとなり、この部分の抵抗によって無効電流成
分■　　を制限することができる。要すＴｂ るに、無効電流成分Ｉ。１６通路の−ｍＡは侵入部分１
１の先端部１１ａであり、他４Ｂは第１の主電極Ｔ　と
９２領域との接触部がｎ４領域に最も近接している部分
であり、ＡとＢとの間に幅狭領域２と侵入部分１１とが
介在するので、第８図〜第１１図に示すものよりも侵入
部分１１の分だけ抵抗値が大きくなり、無効電流成分Ｉ
　　が減少Ｔｂ しゲートトリガ電流Ｉ。□が小さくなる。第１図〜第５
図の構造にすれば、ゲートトリガ電流の値即ち悪魔を第
８区〜第１１図の双方向サイリスタよりも向上すること
ができる。

（２）　ゲートトリガ電流■。１の温度特性が良好であ
る。即ち、ゲートトリガ電流工。１のうち無効電流成分
Ｉ６□、の電流経路が抵抗値の温度による変効率が比較
的小さい９２領域の表面側の不純物濃度の高い領域に形
成されるため、無効電流成分工。Ｔｂの温度依存性は小
さい、従って無効電流成分Ｉ　　と有効電流成分工　　
とを加えたゲーＧＴｂ　　　　　　　　　　　　　　　
　　　ＧＴａトトリガ電流■６□の温度依存性は第８〜
第１１図の双方向サイリスタとほぼ同等に小さくでき、
高感度化に伴うゲートトリガ電流工。□の温度特性の大
きな低下を防止できる。

（３）　侵入部分１１は主電極間の電圧に基づく空乏層
が形成されない領域樟形成されている。

従って、ゲートトリガ電流工。□の主ｙ　７ｒＷｌ電圧
に対する依存性が小さい。

（４）　第１のモードでのゲートトリガ電流Ｉ釘の増大
が防止できる。

［変形例コ 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。

（１）　第６図に示すように幅狭の侵入部分１１に屈曲
部分を設けてもよい、このようにすることで、侵入部分
１１の長さが増大し、結果として電流経路の抵抗が増大
できる。

（２）　第７図に示すようにゲート電極Ｇに切込み部１
３を設け、ゲート電極Ｇをｎ４領域にほぼ対応した平面
パターンとし、侵入部分１１においてはこの先端部１１
ａ上のみにゲート電極Ｇが位置するようにしてもよい。

（３）　　Ｐ２領域及びｐ３領域の表面の一部に、高濃
度のｐ型頭域から成るガードリング領域及びＥＱＲ（等
電位リング領域）を形成してもよい。

（４）　ゲート型ｉＧは侵入部分１１の近傍で接続され
るのが望ましいが、侵入部分１１の中はどで接続されて
いても侵入部分１工の接続部分から入口部分までの抵抗
分で無効電流成分Ｉ　　をＴｂ 制限することができる。

＜　５　）　　ｎ　４領域（ゲート領域）が２２領域の
角近傍以外に形成されたタイプの双方向サイリスタ（セ
ンターゲート型双方向サイリスタやサイドゲート型双方
向サイリスタ）にも有効である。

（６）　　ｎ　２領域のＴ１電極側の形状を工夫してＧ
“モードのＩ。、を改善した双方向サイリスタに組合せ
ても有効である。

［発明の効果］ 上述のように本発明によれば、高悪度化が達成され、か
つゲートトリガ電流の温度特性や主ｔｉ間電圧依存性に
も優れた双方向サイリスタを提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる双方向サイリスタの
半導体基体の表面における各領域の配置を示す平面図、 第２図は第１図の半導体基体に絶縁膜及び電極を設けた
状態を示す平面図、 第３図は第１図、第２図、第５図の■−■裸に相当する
部分の断面図、 第４図は第２図のＩＶ　−ＩＶ　ＩＩの一部断面図、第
５図は第３図のＶ−Ｖ線部分の断面図、第６図は変形例
を第２図に対応して示す平面図、第７図は別の変形例の
ゲート電極及びこの近傍を拡大して示す平面図、 第８図は従来の双方向サイリスタの第９図、第１０図、
第１１図の■−■線に対応する部分の断面図、 第９図は第８図の双方向サイリスタの半導体基体の表面
を示す平面図、 Ｔ％１０区は第９図の半導体基体に絶縁膜と電極を設け
た状態を示す平面図、 第１１図は第８図のＸＩ−ＸＩ線断面図、第１２図は別
の従来例の双方向サイリスタを示す平面図、 ’７４１３１１１４１！１２図のＸＩＩ［−ＸＩ［！！
断面図、第１４図は第１３図のＸｒＶ−ＸｒＶ線断面図
第１５図は半導体の不純物濃度と抵抗率と濃度との関係
をしめす図である。 ２・・・播狭頒域、１１・・・侵入部分、１１ａ・・・
先端部、ｎｌ・・・第１の半導体領域、ｎ２・・・第４
の半導体領域、ｎ３・・・第６の半導体領域、ｎ４・・
・第５の半導体領域、ｐｌ・・・第２の半導体領域、Ｐ
２・・・第３の半導体領域、Ｔ１・・・第１の主電極、
Ｔ２・・・第２の主電極、Ｇ・・・ゲート電極。

Claims (1)

【特許請求の範囲】
1. 第１導電型の第１の半導体領域（ｎ＿１）と、前記第１
   の半導体領域（ｎ＿１）に隣接する第２導電型の第２の
   半導体領域（ｐ＿１）と、前記第１の半導体領域（ｎ＿
   １）の他方の側に隣接する第２導電型の第３の半導体領
   域（ｐ＿２）とを有する半導体基体を有し、前記第３の
   半導体領域（ｐ＿２）には前記半導体基体の表面に露出
   する部分を有して前記第３の半導体領域（ｐ＿２）に包
   囲されている第１導電型の第４及び第５の半導体領域（
   ｎ＿２）（ｎ＿４）が形成されており、前記第２の半導
   体領域（ｐ＿１）には前記半導体基体の表面に露出する
   部分を有して前記第２の半導体領域（ｐ＿１）に包囲さ
   れている第１導電型の第６の半導体領域（ｎ＿３）が形
   成されており、前記第６の半導体領域（ｎ＿３）は平面
   的に見たときに前記第５の半導体領域（ｎ＿４）に重な
   る部分を有し、前記第３及び第４の半導体領域（ｐ＿２
   ）（ｎ＿２）の表面は第１の主電極（Ｔ＿１）に接して
   おり、前記第３及び第５の半導体領域（ｐ＿２）（ｎ＿
   ４）の表面はゲート電極（Ｇ）に接しており、前記第２
   及び第６の半導体領域（ｐ＿１）（ｎ＿３）の表面は第
   ２の主電極（Ｔ＿２）に接してなる双方向サイリスタに
   おいて、前記第３の半導体領域（ｐ＿２）が前記第５の
   半導体領域（ｎ＿４）に切込み状に侵入している部分（
   １１）を有し、この侵入部分（１１）は前記半導体基体
   の表面に露出しており、前記ゲート電極（Ｇ）が前記侵
   入部分（１１）の奥まった部分（１１ａ）で前記第３の
   半導体領域（ｐ＿２）と接続されていることを特徴とす
   る双方向サイリスタ。