JPH02148236A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ処理装置で用いられる記憶装置、特
にメモリの割り付け／解放に関するものζあイ・、。

［従来の技術［ 第３図は従来の記憶装置を示すブロック図である。図に
おいて、（１）はデータメモリ、（２）はデータ処理装
置（図示せず）からデータメモリ（１）に対してアドレ
スを与えるアドレスバス、（３）はデータ処理装置とデ
ータメモリく１）との間で読み出し／書き込みデータを
転送するためのデータバス　（４）は制御回路、（５）
はデータ処理装置が制御回路（４）に読み出し／書き込
み指令を与える指令信号線、（６）は制御回路（４）が
指令信号線（５）の指令を受けて作り出す制御信号をデ
ータメモリ〈１）に伝える制御信号線である。

従来の記憶装置は上記のように構成され、この記憶袋π
からデータを読み出す時は次のような手順で行う。

■　データ処理装置がアドレスバス（２）に読み出すメ
モリのアドレスを出力し、さらに制御信号線（５）に読
み出し指令を与える。

■　制御回路（４）は指令信号線（５）からの読み出し
指令を解読し、データメモリ（１）に制御信号線（６）
を介してメモリを読み出すための制御信号を与える。

■　データメモリ（１）は制御信号ｔｉ（６）の制御信
号線に従い、アドレスバス（２）に出力されたアドレス
のメモリの内容を読み出し、データバス（３）に出力す
る。

また、この記憶装置にデータを書き込む時は次のような
手順で行う。

■　データ処理装置がアドレスバス（２）に書き込むメ
モリのアドレスを、またデータバス（３）に書き込むデ
ータを出力し、さらに指令信号線（５）に書き込み指令
を与える。

■　制御回路（４）は指令信号線（５）の書き込み指令
を解読し、データメモリ（１）に制御信号線（６）を介
してメモリに書き込むための制御信号を与える。

■　データメモリ（１）は制御信号線（６）の制御信号
に従い、アドレスバス（２）に出力されたアドレスにデ
ータバス（３）に出力されたデータを書き込む。

この記憶装置を用いて、メモリの有効利用のために一番
地単位のメモリ管理を実現することを考える。この一番
地単位のメモリ管理とは　プログラム実行時に割り当て
、あるいは解放する。メモリの単位を一番地ずつとする
もので　Ｐｒｏ　ｌｏｇやＬＩＳＰように変数への値の
設定および変数の解放をプログラム実行時に行う言語の
言語処理系を実現するうえで必要な機能である。この記
憶装置を用いて一番地単位のメモリ管理を実現するには
、プログラムが必要で以下に代表的な二つのプログラム
による実現法を述べる。

（ａ）　　メモリの空き状況をビットテーブル（メモリ
の一番地を１ビツトに対応させる）で管理する。すなわ
ち、メモリ割り付は時にはこのビットテーブルから空い
ている番地を探して割り当てメモリ解放時には番地に対
応したビットテーブルのビットを空きにセットする。

（ｂ）　　メモリの空き番地をリスト管理する。

メモリ割り付は時には空きメモリリストから先頭の要素
を取り出して割り当て、メモリ解放時には解放されたメ
モリを空きメモリリストに追加する。

いずれの方法にしてもこのような機能を持つプログラム
を実装しなければならない。

［発明が解決しようとする課題］ 上記のような従来の記憶装置では、一番地単位のメモリ
管理を実現するにはプログラムを必要とし、このプログ
ラムを実装するには手間がかかり、プログラムで実現す
るためにメモリの割り付け／解放に時間がかかってしま
うという問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、一番地単位のメモリ管理を実現するためプログラ
ムを必要とせず、メモリの割り付け／解放を高速に実行
することのできる記憶装置を得ることを目的とする。

［課題を解決するための手段］ この発明に係る記憶装置は７先頭空きメモリのアドレス
を格納しておくための先頭空きメモリアドレス　レジス
タと１次の空きメモリのアドレスを記憶するための次空
きメモリアドレス・メモリと、前記先頭空きメモリアド
レス・レジスタの内容をデータメモリおよび前記次空き
メモリアドレス・メモリのアドレスとしてそれぞれのメ
モリを読み出し／書き込みを行うための読み出し／書き
込み手段と、この読み出し／書き込み手段によって読み
出された前記次空きメモリアドレス・メモリ手段の内容
を前記先頭空きメモリアドレス・レジスタに格納するた
めの格納手段と、前記先頭空きメモリアドレス・レジス
タの内容を前記次空きメモリアドレス・レジスタに書き
込むための書き込み手段と、アドレスバスに出力された
データの内容を前記先頭空きメモリアドレス・レジスタ
に格納するための格納手段とを備えたものである。

［作用］ この発明においては、先頭空きメモリアドレス・レジス
タと次空きメモリアドレス・レジスタから空きメモリリ
ストを構成し、この空きメモリリストを用いて一番地単
位のメモリ管理を実現する。

［実施例］ 第１図はこの発明の一実施例による記憶装置を示すブロ
ック図である０図において、（１）〜（６）は従来のも
のと同様である。（７）は先頭空きメモリのアドレスを
格納しておくための先頭空きメモリアドレス・レジスタ
、（８）は次の空きメモリのアドレスを記憶するための
次空きメモリアドレス・メモリ、（９）は先頭空きメモ
リアドレス・レジスタ（７）と次空きメモリアドレス・
メモリ（８）との間で空きメモリアドレスを転送するた
めの空きメモリアドレスバス、（１０）はアドレスバス
（２）と先頭空きメモリアドレス・レジスタ（７）との
間で空きメモリアドレスを転送するためのアドレス転送
路、（１１）は制御回路（４）が指令信号線（５）の指
令を受けて作り出す制御信号を先頭空きメモリアドレス
・レジスタ（７）に伝えるための制御信号線、（１２）
は制御回路（４）が指令信号線（５）の指令を受けて作
り出す制御信号を次空きメモリアドレス・メモリ（８）
に伝えるための制御信号線である。なお、アドレスバス
（２）はデータ処理装置（図示せず）と、データメモリ
（１）および次空きメモリアドレス・メモリ（８）との
間でアドレスを転送する。

第２図はこの発明の詳細な説明するため図を示す。

上記のように構成された記憶装置において。

最初に、先頭空きメモリアドレス・レジスタ（７）と次
空きメモリアドレス・レジスタ（８）から空きメモリリ
ストを構成し、この空きメモリリストを用いて一番地単
位のメモリ管理を実現する方法を第２図により説明する
。

第２図（ａ）は空きメモリリストを表す、ブタメモリ（
１）の各番地には次空きメモリアドレス・レジスタ（８
）の一番地ずつが対応するようにデータメモリ（１）と
次空きメモリアドレス・メモリ（８）を構成する。例え
ば、第２図（ａ）においてデータメモリのアドレス（１
ａ）には次空きメモリアドレス・メモリのアドレス（８
ａ）がデータメモリのアドレス（１ｂ）には次空きメモ
リアドレス　メモリのアドレス（８ｂ）が対応する。

先頭空きメモリアドレス・レジスタ（７）には先頭空き
メモリであるデータメモリのアドレス（１ａ）が格納さ
れ、その内容が指す次空きメモリアドレス・メモリのア
ドレス（８ａ）には１次の空きメモリのデータワード単
位のアドレス、すなわち次空きメモリアドレス・メモリ
のアドレス（８ｂ）が格納される。さらに１次空きメモ
リアドレス・メモリのアドレス（８ｂ）にはその次の空
きメモリのデータワード単位のアドレスが格納される。

このように全ての空きメモリがチエインの形に繋がれた
ものを空きメモリリストという。

この空きメモリリストを用いたメモリの割り付けでは、
第２図（ａ）の状態からデータメモリのアドレス（ｌａ
）、次空きメモリアドレス・メモリのアドレス（８ａ）
のベアが空きメモリリストから取り外されて、それが新
しいメモリとして割り付けられ、第３図（ｂ）の状態と
なる。これは１次空きメモリアドレス・メモリのアドレ
ス（８ａ）の内容を、先頭空きメモリアドレス・レジス
タ（７）に移すことで実行される。

逆に、メモリの解放では第３図（ｂ）の状態から、解放
するアドレス（１ａ＞、　（８ａ）のベアが空きメモリ
リスＩ・に繋がれて第３図（ａ＞の状態となる。これは
、先頭空きメモリアドレス・レジスタ（７）の内容を１
次空きメモリアドレス・メモリのアドレス（８ａ）に移
し、さらにデータメモリのアドレス（１ａ）を、先頭空
きメモリアドレス・レジスタ（７）にセットすることで
実行される。

さて、第１図に示す記憶装置において、新たにメモリを
割り付け、さらにそのメモリにデータを書き込むことは
次の手順で行われる。

■　データ処理装置がデータバス（３）に書き込むデー
タを出力し、さらに指令信号線（５）にメモリ割り付け
および書き込みの指令を与える。

■　制御回路（４）は指令信号線（５）のメモリ割り付
けおよび書き込みの指令を解読し、先頭空きメモリアド
レス・レジスタ（７）の内容をアドレスバス（２）に出
力するとともに、データメモリ（１）に制御信号線（６
）を介してメモリに書き込むための制御信号を与え１次
空きメモリアドレス・メモリ（８）に制御信号線（１２
）を介してメモリを読み出す制御信号を与える。

■　データメモリ（１）は制御信号線（６）の制御信号
に従い、アドレスバス（２）に出力されたアドレスにデ
ータバス（３）に出力されたデータの内容を書き込む。

■　次空きメモリアドレス・メモリ（８）は制御信号線
（１２）の制御信号に従い、アドレスバス（２）に出力
されたアドレスのメモリ内容を読み出し、空きメモリア
ドレスバス（９）に出力する。

■　次に、制御回路〈４）は先頭空きメモリアドレス・
レジスタ（７）に制御信号線（１１）を介してこのレジ
スタ（７）をセットする制御信号を与える。

■　先頭空きメモリアドレス・レジスタ（７）は制御信
号線（１１）の制御信号に従い、空きメモリアドレスバ
ス〈９）に出力されたデータの内容を新しい先頭空きメ
モリアドレスとしてこのレジスタ（７）にセットする。

この記憶装置において、メモリの解放は次の手順で行わ
れる。

■　データ処理装置が、解放するメモリのアドレスをア
ドレスバス（２）に出力し、さらに指令信号線（５）に
メモリ解放の指令を与える。

■　制御回路（４）は指令信号線（５〉のメモリ解放の
指令を解読し、先頭空きメモリアドレス・レジスタ（７
）の内容を空きメモリアドレスバス（９）に出力すると
ともに１次空きメモリアドレス・メモリ（８）に制御信
号線（１２）を介してこのメモリ（８）を書き込む制御
信号を与える。

■　次空きメモリアドレス・メモリ（８）は制御信号線
（１２）の制御信号に従い、アドレスバス（２）に出力
されたアドレスに空きメモリアドレスバス（９）に出力
されたデータの内容を書き込む。

■　次に、制御回路（４）は先頭空きメモリアドレス・
レジスタ（７）に制御信号線（１１）を介してこのレジ
スタく７）をセットする制御信号を与える。

■　先頭空きメモリアドレス・レジスタ（７）は制御信
号線く１】）の制御信号に従い２アドレスバス（２）に
出力されたデータの内容を新しい先頭空きメモリアドレ
スとしてこのレジスタ（７）にセットする。

［発明の効果］ この発明は以上説明したとおり、先頭空きメモリのアド
レスを格納しておくための先頭空きメモリアドレス・レ
ジスタと１次の空きメモリのアドレスを記憶するための
次空きメモリアドレス・メモリと、前記先頭空きメモリ
アドレス・レジスタの内容をデータメモリおよび前記次
空きメモリアドレス・メモリのアドレスとしてそれぞれ
のメモリを読み出し／書き込みを行うための読み出し／
書き込み手段と、この読み出し／書き込み手段によって
読み出された前記次空きメモリアドレス・メモリの内容
を前記先頭空きメモリアドレス・レジスタに格納するた
めの格納手段と、前記先頭空きメモリアドレス・レジス
タの内容を前記次空きメモリアドレス・レジスタに書き
込むための書き込み手段と、アドレスバスに出力された
データの内容を前記先頭空きメモリアドレス・レジスタ
に格納するための格納手段とを備えているので　−番地
単位のメモリ管理がプログラムによることなく高速に実
行できる記憶装置が得られる効果がある。

【図面の簡単な説明】

第１図はこのは一実施例による記憶装置を示すブロック
図、第２図はこの発明の詳細な説明するため動作説明図
、第３図は従来の記憶装置を示すブロック図である。 図において、（１）・・・データメモリ、（２）・アド
レスバス、（３）・・・データバス、（４）制御回路、
（７〉・・・先頭空きメモリアドレスレジスタ、（８）
・・・次空きメモリアドレス　メモリ、（９）・・・空
きメモリアドレスバス、（１０）アドレス転送路である
。 なお 各図中同一符号は同−又は相当部分を示す。 ｉ２図 ７、 （ｂ） 箆 圃 ２−アトしスバ入 、１２−制御信号媒

Claims (1)

【特許請求の範囲】
1. 先頭空きメモリのアドレスを格納しておくための先頭空
   きメモリアドレス・レジスタと、次の空きメモリのアド
   レスを記憶するための次空きメモリアドレス・メモリと
   、前記先頭空きメモリアドレス・レジスタの内容をデー
   タメモリおよび前記次空きメモリアドレス・メモリのア
   ドレスとしてそれぞれのメモリを読み出し／書き込みを
   行うための読み出し／書き込み手段と、この読み出し／
   書き込み手段によって読み出された前記次空きメモリア
   ドレス・メモリの内容を前記先頭空きメモリアドレス・
   レジスタに格納するための格納手段と、前記先頭空きメ
   モリアドレス・レジスタの内容を前記次空きメモリアド
   レス・レジスタに書き込むための書き込み手段と、アド
   レスバスに出力されたデータの内容を前記先頭空きメモ
   リアドレス・レジスタに格納するための格納手段とを備
   えたことを特徴とする記憶装置。