JPS6084632A - デイスク制御装置 - Google Patents
デイスク制御装置Info
- Publication number
- JPS6084632A JPS6084632A JP19392983A JP19392983A JPS6084632A JP S6084632 A JPS6084632 A JP S6084632A JP 19392983 A JP19392983 A JP 19392983A JP 19392983 A JP19392983 A JP 19392983A JP S6084632 A JPS6084632 A JP S6084632A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- sector
- buffer memory
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 abstract description 28
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 4
- 230000008672 reprogramming Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明（ｔよ主記憶装置、共通データ転送路、ディス
ク装置を含むデータ処理／ステムに用いられ、前記ディ
スク装置を制御するディスク制御装置に関する。
ク装置を含むデータ処理／ステムに用いられ、前記ディ
スク装置を制御するディスク制御装置に関する。
〈従来技術〉
従来の光ディスク制御装置においては、１込み直後のエ
ラー検出に伴う再噛込み処理は、４ｊＪ書込みに用いる
テークを再び主記憶装置より共通データ転送路を介して
読出し、光デイスク装置へ舊＃；込みをするという方法
が用いられてきた。したがって、再Ｐ）込みの除１ｃ主
記憶装首より読出すために相込み動作が遅れ、寸だ、共
通データ転送りンを使用するだめに、共通データ転送路
に接続される他の入出力ｆｌｉｌｌ Ｑ４ｊ！４・ξ置
のデータ転送を１訂害するという欠点があった。
ラー検出に伴う再噛込み処理は、４ｊＪ書込みに用いる
テークを再び主記憶装置より共通データ転送路を介して
読出し、光デイスク装置へ舊＃；込みをするという方法
が用いられてきた。したがって、再Ｐ）込みの除１ｃ主
記憶装首より読出すために相込み動作が遅れ、寸だ、共
通データ転送りンを使用するだめに、共通データ転送路
に接続される他の入出力ｆｌｉｌｌ Ｑ４ｊ！４・ξ置
のデータ転送を１訂害するという欠点があった。
〈発明の目的〉
この発明の目的は光ティスフ装置の再岩込み処理におい
て、共通データ転送路を使用することなしに短かい処理
時間で杓書込み動作を男能とするディスク制御装置を提
供することにある。
て、共通データ転送路を使用することなしに短かい処理
時間で杓書込み動作を男能とするディスク制御装置を提
供することにある。
〈発明の概要〉
この発明によれば、主記憶装置、共通データ転送路、デ
ィスク制御装置およびティスフ装置を含むデータ処理／
ステムにおいて、前記主記憶装置および前記ディスク制
御装置行は前記共通データ転送路に接続され、前記ディ
スク制御装置は前記ティスフ装置の最大転送単位よりも
大きな容量のバッファメモリと、直接メモリアクセス回
路とバッファメモリとの間のデータ転送を制御する第１
のアドレスカウンタ回路と、ディスク開側１回路及びバ
ッファメモリ間のデータ転送を：ｌ１ｌｌ Ｑｌｌする
第２のアドレスカラ／り回路と、第１および、、１：５
２のアドレスカウンタ回路を匍ｊ御する回＋１′″′６
とを含み、ティスフ装置の許込み動作実行直後に１込ん
だデータのエラーの有無を検出するエラーチェック動作
を実行し、エラーが検出された場合、前記主記憶装置か
ら再びデータ転送することなしに、エラー検出されたセ
クタのデータに相当する前記バッファメモリ内のデータ
を前記ティスフ装置ｉ”ｉの代替セクタに再省−込みす
る。
ィスク制御装置およびティスフ装置を含むデータ処理／
ステムにおいて、前記主記憶装置および前記ディスク制
御装置行は前記共通データ転送路に接続され、前記ディ
スク制御装置は前記ティスフ装置の最大転送単位よりも
大きな容量のバッファメモリと、直接メモリアクセス回
路とバッファメモリとの間のデータ転送を制御する第１
のアドレスカウンタ回路と、ディスク開側１回路及びバ
ッファメモリ間のデータ転送を：ｌ１ｌｌ Ｑｌｌする
第２のアドレスカラ／り回路と、第１および、、１：５
２のアドレスカウンタ回路を匍ｊ御する回＋１′″′６
とを含み、ティスフ装置の許込み動作実行直後に１込ん
だデータのエラーの有無を検出するエラーチェック動作
を実行し、エラーが検出された場合、前記主記憶装置か
ら再びデータ転送することなしに、エラー検出されたセ
クタのデータに相当する前記バッファメモリ内のデータ
を前記ティスフ装置ｉ”ｉの代替セクタに再省−込みす
る。
〈実施例〉
次にこの発明の実施例について、図面を参照して説明す
る。第１図はこの発明の一実／Ｉｉ！ｉ’６１１に用い
られる光デイスク媒体上に喘込まれるトラックフォーマ
ットを示し、第２図はこの発明の一実施例における光デ
イスク制御装置を示す。第２１スにおいて主記憶装置１
と共通データ転送路２（以後バスと略す）を介して直接
アクセスし得る直接メモリアクセス（以後ＤＭＡ ）制
御回路３と、光ティスフ装置６を制御する光デイスク制
御回路５と、光デイスク装置６の最大転送単位よりも大
きな容量をもつバッファメモリ４と、Ｉ）Ｉ’ｖ’ｌＡ
制御回路３及びバッファメモリ４間のデータ転送を制御
するアドレスカウンタ回路７（以後第１のカウンタと略
す）と、光デイスク制御回路５及びバッファメモリ４間
のデータ転送を制御するアトレスカウ／り回路８（以後
第２のカウンタと略す）と、第１０カウンタ７及び第２
のカラ／り８を制御するカウンタ制御回路９とが設けら
れる。
る。第１図はこの発明の一実／Ｉｉ！ｉ’６１１に用い
られる光デイスク媒体上に喘込まれるトラックフォーマ
ットを示し、第２図はこの発明の一実施例における光デ
イスク制御装置を示す。第２１スにおいて主記憶装置１
と共通データ転送路２（以後バスと略す）を介して直接
アクセスし得る直接メモリアクセス（以後ＤＭＡ ）制
御回路３と、光ティスフ装置６を制御する光デイスク制
御回路５と、光デイスク装置６の最大転送単位よりも大
きな容量をもつバッファメモリ４と、Ｉ）Ｉ’ｖ’ｌＡ
制御回路３及びバッファメモリ４間のデータ転送を制御
するアドレスカウンタ回路７（以後第１のカウンタと略
す）と、光デイスク制御回路５及びバッファメモリ４間
のデータ転送を制御するアトレスカウ／り回路８（以後
第２のカウンタと略す）と、第１０カウンタ７及び第２
のカラ／り８を制御するカウンタ制御回路９とが設けら
れる。
ＤＭＡ制御１に）路３はバス２を介して主記憶装置１に
接続され、かつバッファメモリ４に接続されている。ま
た、光デイスク制御回路５はバッファメモリ４と光デイ
スク装置６とに接続され、これらの間のデータの送受を
制御する。また、光デイスク制御回路５はＤＩＶ［Ａ制
御回路３と信号線１０を介して接わ、され、各種の制御
信号を送受するように構成されている。ＤＭＡ制御回路
３．バッファメモリ４、ディスク制御回路５．第１．第
２のカウンタ７．８及びカウンタ制御回路９は光デイス
ク制御装置１１を構成している。
接続され、かつバッファメモリ４に接続されている。ま
た、光デイスク制御回路５はバッファメモリ４と光デイ
スク装置６とに接続され、これらの間のデータの送受を
制御する。また、光デイスク制御回路５はＤＩＶ［Ａ制
御回路３と信号線１０を介して接わ、され、各種の制御
信号を送受するように構成されている。ＤＭＡ制御回路
３．バッファメモリ４、ディスク制御回路５．第１．第
２のカウンタ７．８及びカウンタ制御回路９は光デイス
ク制御装置１１を構成している。
主記憶装置１より読出されたデータは、バス２゜ＤＭＡ
Ｇ１１ｌｌ Ｉｔ回路３．バッファメモリ４．光デイ
スク制御回路５を通って光ティスフ装置６に送出され、
第１図におけるセクタｆ？１からセクタ＋ｎの原始セク
タに書込まれるが、一旦先入れ先出しくＦＩＦＯ）メモ
リとしての機能を有するバッファメモリ４に記憶される
。このバッファメモリ４はＤＭＡ制嶺１（回路３とバッ
ファメモリ４との間の転送制御を第１のカウンタ７によ
って行われ、寸た光ディスク制御回路５とバッファメモ
リ４との間の転送制御を第２のカウンタ８によって行わ
れる。
Ｇ１１ｌｌ Ｉｔ回路３．バッファメモリ４．光デイ
スク制御回路５を通って光ティスフ装置６に送出され、
第１図におけるセクタｆ？１からセクタ＋ｎの原始セク
タに書込まれるが、一旦先入れ先出しくＦＩＦＯ）メモ
リとしての機能を有するバッファメモリ４に記憶される
。このバッファメモリ４はＤＭＡ制嶺１（回路３とバッ
ファメモリ４との間の転送制御を第１のカウンタ７によ
って行われ、寸た光ディスク制御回路５とバッファメモ
リ４との間の転送制御を第２のカウンタ８によって行わ
れる。
元ディスク制御装置５［徘込み動作終了直後に碧込んだ
データのエラーの有無をチェックする／Ｃめに光デイス
ク装置６よシ■込んだデータをムグｃ出し、光テイスク
ｊ！ｉ制御回路５でエラーチェック動作を実行する。こ
こで、エラーを検出した場合エラー検出のセクタ信号を
保持し、Ｍシ出しエラーチェック動作を継続する。招込
んだデータの読出しエラーチェック動作終了後に、エラ
ーイカ出のセクタに相当するデータをセクタ＋１１＋１
からセクタ≠ｎ 十ｍの代替セクタの空きセクタに再釈
込みを実行する際に、バッファメモリ４のエラー杉ミ出
セクタのデータの先ν■１ＶＣ相当するアドレスを第２
のカウンタ８にセットし、データの最後に相当するアド
レスを第１のカウンタ９にセソトシ、その間のデータを
光ティスフ装置６に送出することにより再■込みを実行
する。
データのエラーの有無をチェックする／Ｃめに光デイス
ク装置６よシ■込んだデータをムグｃ出し、光テイスク
ｊ！ｉ制御回路５でエラーチェック動作を実行する。こ
こで、エラーを検出した場合エラー検出のセクタ信号を
保持し、Ｍシ出しエラーチェック動作を継続する。招込
んだデータの読出しエラーチェック動作終了後に、エラ
ーイカ出のセクタに相当するデータをセクタ＋１１＋１
からセクタ≠ｎ 十ｍの代替セクタの空きセクタに再釈
込みを実行する際に、バッファメモリ４のエラー杉ミ出
セクタのデータの先ν■１ＶＣ相当するアドレスを第２
のカウンタ８にセットし、データの最後に相当するアド
レスを第１のカウンタ９にセソトシ、その間のデータを
光ティスフ装置６に送出することにより再■込みを実行
する。
この発明は光ティスフ’、！′、：ｆＦｆｆに対する制
御のみ在らず、一般の磁気ティスフ装置に対する磁気テ
イスク：ｌｊ制御装拗にも増用できる。
御のみ在らず、一般の磁気ティスフ装置に対する磁気テ
イスク：ｌｊ制御装拗にも増用できる。
〈効 果〉
以上述べた様に、この発明の光ティスフ制御装置によれ
は、光ティスフ装置の再１込み処理において共通データ
転送路を防用することなしに短かい処理時間で再言込み
動作を実行することがｎ］能である。
は、光ティスフ装置の再１込み処理において共通データ
転送路を防用することなしに短かい処理時間で再言込み
動作を実行することがｎ］能である。
第１図はこの発明の一実施例に用いる光ティスフ媒体」
二のトラックフォーマットを示ず図、第２図はこの発Ｉ
ＪＩＪの一実施例である光デイスク１１ノリ御払置を示
すブロック・１ン１である。 １：主記憶装置、２：共〕４Ｊテータ転送路（バス）、
３：直接メモリアクセス（ＤＭＡ ）制御回１１１１゜
４：バッファノモリ、５：光ティスフ制御ｌ１１１回路
、６：光ティスフｋ ｗＬ 、７ ： ｍ １のアドレ
スカウンタ回路、８：第２のアドレスカウンタ回路、９
：カウンタ制御回１１３、Ｊｌ：光ティスクｉｌｉ制御
装置。 特許出願人 日本電気株式会社 代 理 人 草 野 卓
二のトラックフォーマットを示ず図、第２図はこの発Ｉ
ＪＩＪの一実施例である光デイスク１１ノリ御払置を示
すブロック・１ン１である。 １：主記憶装置、２：共〕４Ｊテータ転送路（バス）、
３：直接メモリアクセス（ＤＭＡ ）制御回１１１１゜
４：バッファノモリ、５：光ティスフ制御ｌ１１１回路
、６：光ティスフｋ ｗＬ 、７ ： ｍ １のアドレ
スカウンタ回路、８：第２のアドレスカウンタ回路、９
：カウンタ制御回１１３、Ｊｌ：光ティスクｉｌｉ制御
装置。 特許出願人 日本電気株式会社 代 理 人 草 野 卓
Claims (1)
- （１）共通データ転送路にそれぞれ接ワ」ユされた主記
憶装置およびディスク制御装僧とそのディスク制御装置
によりｆｉｉ制御されるディスク装置とを含むテーク処
理システムにおいて、前記ディスク制御装置は、前記デ
ィスク装置の最大転送単位よりも大きな容量のバッファ
メモリと、直Ｊ汐メモリアクセス回路及び前記バッファ
メモリ間のデータ転送を制御する第１のアドレスカウン
タ回路と、ティスフ制御回路及び前記バッファメモリ間
のデータ転送を制御する第２のアドレスカウンタ回路と
、これら第１および第２のアドレスカウンタ回路を制征
］する回路とを含み、内弓記テイスク装置〜゛の甲１込
み動作実行直後に書込んだテークのエラーの有ｄｌｊ］
ｉを検出するエラーチェック動作を実行し、エラーが検
出された場合そのエラー検出されたセクタのテークに相
当する前記バッファメモリ内のテークを前記ディスク装
置の代替セクタに再倒込みすることをｑｈ長とするディ
スク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19392983A JPS6084632A (ja) | 1983-10-17 | 1983-10-17 | デイスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19392983A JPS6084632A (ja) | 1983-10-17 | 1983-10-17 | デイスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084632A true JPS6084632A (ja) | 1985-05-14 |
Family
ID=16316087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19392983A Pending JPS6084632A (ja) | 1983-10-17 | 1983-10-17 | デイスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084632A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02504083A (ja) * | 1987-07-02 | 1990-11-22 | エクサバイト・コーポレーシヨン | データ・バツフアー管理のための方法と装置 |
| JPH0337710A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | 光ディスク制御装置 |
-
1983
- 1983-10-17 JP JP19392983A patent/JPS6084632A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02504083A (ja) * | 1987-07-02 | 1990-11-22 | エクサバイト・コーポレーシヨン | データ・バツフアー管理のための方法と装置 |
| JPH0337710A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | 光ディスク制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6588010B1 (en) | Computer system and method of modifying program in the computer system | |
| JPS6084632A (ja) | デイスク制御装置 | |
| JPS5938930A (ja) | 光デイスク制御装置 | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPH03184135A (ja) | データ処理装置 | |
| JPH0814807B2 (ja) | 記憶システム | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH03152651A (ja) | 情報伝送システム | |
| JP3114177B2 (ja) | エラー訂正回路 | |
| JP2888062B2 (ja) | 情報処理装置 | |
| JPH03171353A (ja) | 入出力制御装置 | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JPS6027049A (ja) | 記憶装置 | |
| JPH0199138A (ja) | 情報履歴記憶装置 | |
| JPH022778A (ja) | Ｃｐｕのインタフェース方法 | |
| JPS6230662B2 (ja) | ||
| JPH0357015A (ja) | 電子ディスクサブシステム | |
| JPH02148236A (ja) | 記憶装置 | |
| JPH045222B2 (ja) | ||
| JPS62219388A (ja) | デ−タの消去・再生制御方式 | |
| JPS58192123A (ja) | 入出力デ−タ転送制御装置 | |
| JPS6051940A (ja) | バッファメモリ制御方式 | |
| JPS6047626B2 (ja) | デ−タ・バッファ制御方式 | |
| JPS5920135B2 (ja) | デ−タ転送方式 | |
| JPS5915876A (ja) | 回路動作記憶装置 |