JPH02150064A - 砒化ガリウム電界効果トランジスタの電極構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体素子の電極構造にかかり、特に砒化ガ
リウム電界効果トランジスタ（以下、ＧａＡｓＰＥＴと
いう）におけるゲート電極の構造に関するものである。

（従来の技術） 従来、ＧａＡｓＦＥＴはＭＥＳ（Ｍｅｔａｌ−Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）構造であることから、そのゲート
電極は、ＧａＡｓ基板上に直接ショットキー構造で形成
する方法が採用されている。

そして、このショットキー構造を有するため、種々のゲ
ート電極が開発されてきたが、ＧａＡｓアナログデバイ
スの場合、ＡＪ系電極が主流となっている。

このＡｌ系電極を有するＧａＡｓＦＥＴの一例として、
Ｔｉ／Ａ　Ｉのゲート電極構造を有するＧａＡｓＦＥＴ
の製造方法について第２図を用いて説明する。

まず、ＧａＡａ基板１にソース・ドレイン拡散層として
のｎ９層２、チャネル層としての０層３を形成する〔第
２図（ａ）参照〕。

次に、ｎ゛層層上上ソース・ドレイン電極として、Ａｕ
Ｇｅ系のオーミック電極４を形成する〔第２図（ｂ）参
照〕。

次に、ＧａＡｓ１板ｌ上にレジスト５を塗布し、ホトリ
ソ工程により前記１層３上に開口部６を形成する。この
時、開口部６はレジスト５により逆テ−バを有すること
になる〔第２図（ｃ）参照〕。

次に、真空蒸着法によりＴｉ／Ａ　ｐの連続蒸着を行い
、ＴｉＪ！ｉｉ７、Ａｎ！Ｊｉ８を形成する〔第２図（
ｄ）参照〕。

その後、有８１溶剤によってレジスト５を除去する。す
ると、レジスト５と共に該レジスト５上のＴｉＦ１７、
Ａ１層８も除去され、これらのＴｉ層７゜ＡＮ層８は、
０層３上と、電極のひきまわし用パッド上のみに電極と
して残る。（なお、この有機溶剤による電極形成工程を
以下、リフトオフ法とする）〔第２図（ｅ）参照〕。

次に、ＧａＡｓ基板１上の全面に、保護膜として絶縁膜
９を形成する（第２図（ｆ）参照〕。

その後、配線電極との導通用パッド部上の絶縁膜９に穴
あけのためのホトリソ工程を行い、反応性イオンエツチ
ング法により絶縁ＩＩＷ９を除去し、コンタクトホール
を形成する。

次に、ゲート電極形成ホトリソ工程と同様のプロセスで
、配線電極用レジストパターンを形成する〔第２図（ｇ
）参照〕。

その後、真空蒸着法により、Ｔｉ、　ＰＬ、　Ａｕの連
続蒸着を行い、更にリフトオフ法によってＴｉ層１０、
ｐｔ層１１、＾り層１２からなる配線電極を形成する〔
第２図（ｈ）参照〕。

その際、ゲート電極と配線との充分な電気的コンタクト
を得るために、配線蒸着前に希酸によるＡ１ウェットエ
ツチングを行い、リフトオフ後に４００℃前後の加熱を
行い、プロセス終了となる〔第２図（＋）参照〕。

（発明が解決しようとする課題） しかし、上記した従来のＴｉ／Ａ　１！構造のゲート電
極では、以下のような問題点があった。

（１）ゲート電極であるＴｉ／Ａ　１．のＡ７！層が非
常に酸化され易く、Ａ　Ｊ　ｚｏｚ層が発生してしまう
。

（２）上記問題を解決するために、希酸でエツチングを
行っているが、充分にＡ１ｚｏ３Ｎを除去することは困
難である。

（３）配線電極形成後のシンターでは、４００　℃前後
に昇温しないと充分な電気的コンタクトが得られないが
、そのような温度まで加熱すると、ＧａＡｓ基板とゲー
ト電極であるＴｉ／Ａ　Ｉ　Ｎの反応が起こり、ゲート
のショットキー特性ひいてはＦＥＴ特性が劣化する。即
ち、最上層がＡＩでできているＡｊ！。

Ｔｉ／Ａ　１２　、　Ｍｏ／＾２等のゲート金属を用い
て、かつ配線電極をリフトオフ法で形成する場合には、
ゲートと配線との良好な電気的コンタクトと良好なゲー
トのショットキー特性を両立させることが時として困難
になることがある。

本発明は、以上述べたＡｊ！！０３層の発生を防いで、
しかもシンターによるＦＥＴ特性の劣化等を防止し、量
産性に通した安定した砒化ガリウム電界効果トランジス
タの電極構造を提供することを目的とする。

（課題を解決するための手段） 本発明は、上記問題点を解決するために、ＡＩ系電極を
用いるＧａＡｓＦＥＴにおいて、該Ａｆｆ系電極上部に
薄い１層を形成するようにしたものである。

そして、前記Ｎｉ層の厚さは１０Å以上１００Å以下に
形成するのが望ましい。

（作用） 本発明によれば、上記したように、へｌ系電極の上部に
薄いＮｉ層を形成するようにしたので、Ａ　ｌ　ｚＯｓ
層の発生を防止し、従来では困難であった＾ｌ系ゲート
電極と配線との電気的コンタクトを確実にし、併せてシ
ンター温度の低温化でＦ［！Ｔ特性の劣化を防止するこ
とができる。

また、前記Ｎｉ層を非常に薄＜（２０〜５０人）するこ
とにより、ＡＮ［特有のヒロックの発生なども抑えるこ
とができ、モホロジーの良い（平坦化された）電極を形
成することができる。

（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の実施例を示すＧａＡｓＰＥＴの製造工
程断面図である。

この実施例においては、Ｔｉ／Ａβ／Ｎｉのゲート構造
を例にとって説明する。

まず、ＧａＡｓ基板２１にソース・ドレイン拡散層とし
ての００層２２、チャネル層としての１層２３を形成す
る〔第１図（ａ）参照〕。

次に、ｎ４層２２上にソース・ドレイン電極として、Ａ
ｕＧｅ系オーミック電極２４を形成する〔第１図（ｂ）
参照〕。

次に、ＧａＡｓ基板２１上の全面にレジスト２５を塗布
し、更にその上からチャネル層としての０層２３上に、
通常のホトリソ工程によって逆テーパを存する開口部２
６を形成する〔第１図（ｃ）参照〕。

次いで、ＧａＡｓ基板２１上の全面に真空蒸着法により
連続蒸着を行い、Ｔｉｌ！（２００人）２７．　Ａｌ１
Ｎ（４０００人）２８　、　Ｎｉ１Ｗ　（２０人）２９
からなる多層膜を形成する〔第１図（ｄ）参照〕。

その後、リフトオフ法によりレジスト２５を除去する。

すると、レジスト２５とともに、３亥レジスト２５上の
ＴｉＪｉ２７乃至ＮｉＮ２９からなる多層膜が除去され
、この多層膜は、ｎＪｉ２３上及びゲート電極導通用パ
ットのみに電極としてＧａＡｓ基板２１上に残る〔第１
図（ｅ）参照〕。

ここで、ゲート電極として残った多層膜中、Ｔｉ層２７
及びＡＩ層２日はシッットキー電極層であり、Ｎｉ層２
９はＡ１層２８上部のＡｊ！、０．層の発生を防止させ
るためのものである。この時のＮｉ層２９は１０〜１０
０人が良好であり、それ以上厚（すると、Ｎｉ反応及び
酸化によりＦＢ？劣化の原因となるので留意する必要が
ある。

また、Ｎｉ層２９は薄いので、この時、ＡＩＪ！！２８
上に連続して存在しておらず、島状に点在している可能
性もあるが、特に問題はない。

次に、ＧａＡｓ基板２１の全面に保護膜として、絶縁膜
３０を形成する〔第１図（ｆ）参照〕。

その後、配線電極との導通用バント部上の絶縁膜３０に
穴あけ用のホトリソ工程を行い、反応性イオンエツチン
グ法により絶縁膜３０を除去し、コンタクトホール３１
を形成する〔第１図（ｇ）参照〕。

次いで、ゲート電極形成ホトリソ工程と同様のプロセス
で、配線電極レジストパターンを形成する。その後、真
空蒸着法により、配線用Ｔｉ層３２、ｐｔ層３３、＾Ｕ
層３４からなる多層膜を形成する〔第１図（ｈ）参照〕
。

次に、リフトオフ法を用いて、ゲート電極形成と同様に
配線電極を形成し、従来のシンター温度よりはるかに低
温の約３００℃でシンターし、プロセス終了とする〔第
１図（１）参照〕。

更に、この電極構造は、ゲート電極だけではなく多層配
線の下部の配線電極等にも使用することができる。

なお、上記の工程においては、Ｔｉ／Ａ　Ｉ　／Ｎｉを
例に挙げたが、この工程はＡ　ｊ！　／Ｎｉ、　　Ｍｏ
／Ａ　Ｉ　／Ｎｉ等のゲート電極構造にも同様に適用で
きる。

更に、Ａｆｉ系電極としては、大別して合金膜及び多層
膜が考えられる。その合金膜としては、例えばＡｊ！−
Ｃｕ　、　　Ａｌ−３ｉ　、多層膜としては、例えばＭ
ｏ／Ａｌ、訂＾βなどがあり、本発明はこれらのＡｌ系
電極にも適用できる。

本実施例においては、配線電極形成前の希酸エツチング
は特に必要ないが、行ってもよく、その場合にはより低
温のシンターで電気的コンタクトが得られる。

更に、本発明の実施例においては、ＧａＡｓＦＥＳＦＥ
↑の場合について説明したが、同様に他の化合物半導体
、元素半導体、或いは絶縁体上のへβ系配線を有する半
導体素子等に容易に適用可能である。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果） 以上、詳細に説明したように、本発明によれば、Ａｌ系
電極の最上部に薄いＮｉ層を形成するようにしたので、
へβ２０１層の発生を防止し、従来では困難であったＡ
ｆ系電極と配線との電気的コンタクトを確実にし、併せ
てシンター温度の低温化でＦＥＴ特性の劣化を防止する
ことができる。

また、上部のＮｉＮを１０Å以上１００Å以下の厚さに
することにより、Ａ１層特有のヒロックの発生なども抑
えることができ、モホロジーの良い電極を形成すること
ができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すＧａＡｓＦＥＴの製造工
程断面図、第２図は従来のＧａＡｓＦＥＴの製造工程断
面図である。 ２１・・・ＧａＡｓＪＪ板、２２・・・ｎ”ＦＪ（ソー
ス・ドレイン拡散層）、２３・・・ｎ層（チャネル層）
、２４・・・ＡｕＧｅ系オーミック電極（ソース・ドレ
イン電極）、２５・・・レジスト、２６・・・開口部、
２７・・・Ｔｉ層（２００人）、２８・・・Ａ１層　（
４０００人）、２９・・・Ｎｉ層　（２０人）、３０・
・・暮色縁膜、３１・・・コンタクトホール、３２・・
・Ｔｉ層、３３・・・ｐｔｌ、３４・・・Ａｕ層。 特許出願人　沖電気工業株式会社

Claims (2)

【特許請求の範囲】
1. （１）アルミニューム系電極を用いる砒化ガリウム電界
   効果トランジスタにおいて、 前記アルミニューム系電極の最上部にニッケル層を形成
   することを特徴とする砒化ガリウム電界効果トランジス
   タの電極構造。
2. （２）前記ニッケル層の厚さは１０Å以上１００Å以下
   である請求項１記載の砒化ガリウム電界効果トランジス
   タの電極構造。