JPS6088444A - 立体配線の形成方法 - Google Patents

立体配線の形成方法

Info

Publication number
JPS6088444A
JPS6088444A JP19704783A JP19704783A JPS6088444A JP S6088444 A JPS6088444 A JP S6088444A JP 19704783 A JP19704783 A JP 19704783A JP 19704783 A JP19704783 A JP 19704783A JP S6088444 A JPS6088444 A JP S6088444A
Authority
JP
Japan
Prior art keywords
wiring
electrode
air
gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19704783A
Other languages
English (en)
Other versions
JPH0226385B2 (ja
Inventor
Yoichi Aono
青野 洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP19704783A priority Critical patent/JPS6088444A/ja
Publication of JPS6088444A publication Critical patent/JPS6088444A/ja
Publication of JPH0226385B2 publication Critical patent/JPH0226385B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置における立体配線の形成方法に関
し、さらに詳しくは空気絶縁された立体配線の形成方法
に関するものである。
半導体素子、特に化合物半導体であるGaAsを用いた
接合ゲート型電界効果トランジスタ(以下GaAs犯8
FD’I’と称する)は8iバイポラトランジスタの特
性限界を打破するマイクロ波トランジストとして実用化
されている。このようなマイクロ波でのGaAsMB8
FETの出力電力は全ゲート幅を増やすことによって増
加させることができ、る。
そのため通常、電力用の0aAs避5FETは第1図(
a)の平面図に示すように櫛型のドレイン電極11およ
びソース電極12を交互に配置し、その間にゲート電極
13を配置する構造がとられている。
このような構成にするには必然的にソース電極12への
配線121とゲート電極13への給電用配縁131とは
点14のような位置で立体配線(クロスオーバー)され
なければならない。通常これらクロスオーバーは第1図
(b)に第1図(a)のA−A’部の断面を示すように
sio、膜15によp両配線電極間を絶縁する構造がと
られている。
しかしながらX帯以上の超高周波になると、これら立体
配線部に生じる寄生容量はFET自身がもつゲート・ソ
ース間空乏層容量Casに比べて無視できなくなり、透
電体損と相俟って利得おるいは帯域特性低下の一因とな
る。立体交差する電極幅を小さくすればある程度を主容
量を低減できるが、配線抵抗の増加しいとは配線電極の
エレクトロマイグレーショ/をきたすので好ましくない
寄生抵抗の増加なしに吾生容量を大幅に低減する方法と
しては、送電体を介さずに立体交差部を空気絶縁する(
エアークロスオーバ構造)のが最も有効である。
これまでにエアークロスオーバー構造をもったデバイス
が幾つか報告されているが、それらの形成方法はいずれ
もエツチングの選択性を主に利用したものである。即ち
、スペーサ材となる金属(一般に鋼が多用されている)
を両配線電極間に電解めっき等で形成した後、スペーサ
材のみを選択的にエツチング除去することによシェアー
クロクロスオーバー構造を得る方法である。
このような従来の方法を用いてGaAsMH8FETの
エアークロスオーバー化を図ろうとした場合。
以下に述べるような問題点を生じる。即ち、1)酸ある
いはアルカリ溶液に弱いGaAsあるいはA[から成る
ゲート電極等を全く侵さずスペーサ材のみを選択的に除
去できるエツチング液が得難い。
2)数μmの厚さに形成されたスペーサ材をウェー内で
均一性よく加工することが困難等である。
本発明の目的は、空気絶縁された新規な立体配線の形成
方法を提供するものである。
本発明によれば、基板上の第1の配線となる帯状の電極
上に厚膜から成る第1のホトレジスト層を形成し、CF
、グツズ中にさらすことによシ表面に弗素原子を多く含
む変質層を形成する工程、該第1のホトレジスト層をマ
スクとして電解めっきを施すことによシ該第1のホトレ
ジスト善と同程度の厚さの厚膜配素を形成する工程、全
面に給電用の金属膜を被着した後、前記第1の配線との
交差部が開口した第2のホトレジスト層を形成し、再度
電解めっきを施すことによシ前記第1の配線と立体交差
した第2の配線を形成する工程、前記第2のホトレジス
ト層を除去した後、前記第2の配線をマスクとして前記
給電用の金属膜をイオンエツチングあるいは化学エツチ
ングで除去し、さらに露出した前記第1のホトレジスト
層を0.プラズマ処理して変質層を除去し、しかる後有
機溶剤で除去する工程を含むことを特徴とする空気絶縁
された立体配線の形成方法が得られる。
前記本発明によれば、通常のホトリソグツイエ程で簡単
に処理できるホトレジスト自体をスペーサ材として使用
するため、立体配線形成に要する工程が従来法に比べ大
幅に簡略化される。
以下、本発明の一実施例としてGaAsME8FI(T
のエアークロスオーバー化を例にとり詳しく説明する。
第2図、第3図は本発明の一実施例を説明するための図
で、第2図(a)〜(f)は製作工程の要部平面図、第
3図(a)〜(f)は各々第2図におけるA−A’B−
B’ 、 C−C’ 、 D−D’ 、 E−H’ 、
 F−F’の要部断面図を示す。まず櫃初に、半絶縁性
GaAs基板20上にエピタキシャル成長された動作層
21を形成し、この上にショットキーバリア形成用のA
Iから成るゲート電極22、およびAuGeNiから成
るオーム性のソース電極23、ドレイン電極24を通常
の光学露光によシリフトオフ法で形成する(第2図(a
))。次KAlゲート電極22の4MamとfxるSi
O,!25をCVD法によj93000^程度ウメー・
・全面に被着させ、ソースおよびドレイン電極数シ出し
部231,241およびゲート電極域シ出し部221に
窓をあける。次にAIから成るゲートパッド部222と
そこから引き出されるAuから成るボンディング線との
反応を防止するために、例えばTi/Pt 等の反応防
止用電極223を選択的にゲートパッド部222に形成
した後、電解めっきのための給電用金属膜26として1
例えばT i /Au を各々約50OA蒸着する(第
3図(b))。ウェーッ・全面にAZ1375(商品名
)等のポジ型ホトレジスト27を4〜6μmのjqさに
塗布後、ゲート電極22への給電用配線224を選択的
に被覆するようにパターニングを行う(第2図(C)で
斜線を施した領域)。次に120℃、60分程度ベーキ
ングを施した後、CF4ガス圧Q、 3 Torr 、
 RF電力200Wの条件下でCF、プラズマ処理を2
程度夏行って表面に約200Xの弗素原子を多く含む変
質層28を形成する。この変質層28はAZ系レジスト
の溶剤であるn−ブチルアセテート等の有機溶媒やAZ
系レジストのm<*液に不溶であるが、O,プラズマ処
理で容易に除去できる。このCF、プラズマ処理はこの
後のホトプロセス工程においてレジストパターン27が
変形するのを防止する効果をもつものでおる。次に第2
図(d)のf+線部にAuめっきを施すことによシ、ホ
トレジスト層27と同程度の厚さの厚膜配線29を形成
する。後に形成されるクロスオーバー電極の完成後の変
形を防ぐ目的から、厚膜配線29の厚みはホトレジスト
層27と同等かあるいは若干厚めに形成することが望ま
しい。次に全面に前述したと同様の給電用金属膜30を
再度蒸着によって形成した後、A Z 1350J等の
ホトレジスト31を塗布し、第2図(e)の斜線部が選
択的に覆われるようにパターニングを行う。
第1斤コ目のホトレジスト27にcl!’、プラズマ処
理を施さない従来法では、段差部の形状が複雑なために
被覆性が劣るのが原因と思われるが、その他にこの2層
目のホトレジスト31のパターニングの際、第1層目の
レジストを溶解して給電用金属膜30が変形あるいはリ
ントオフされてしまい。
後のクロスオーバー電極の形成が困難であった。
次にホトレジストN31を、マスクに再&Auめっきを
施して例えば2〜3μm厚のクロスオーバー電極32を
形成する(第3図(e))。次にアセトン等の肩櫨溶剤
でホトレジスト31を除去した後。
クロスオーバーtHim32eマスクとして、Arイオ
ンビームエツチングあるいはI、 :KI:H,0系お
よびH2so、系のエツチング液を用いてクロスオーバ
ー電極32部以外の不要な給電用金属膜32を除去する
。次KO,lJス圧0.5 To r r、 RF屯方
力200W条件下でO,プラズマ処理を2分間程度行っ
て露出したホトレジスト層27よそ面の変質層28を除
去した後、レジスト14I 1m剤(J’−100)を
用いて完全にホトレジスト27を除去し、最後に、前記
同様のエツチング液を用いて選択的に不要な給電用金属
膜26を除去することによシ、第3図(f)に示すよう
なゲート給酸用配線224とクロスオーバー成極32と
が空気絶縁されたエアーを用いItば、従来のようl#
雑i工程を必妥とするスペーサ材の形成を通’+<のホ
トプロセスでtljtiに行なえるため、生腫住、歩留
)及び侶頑度の大幅な向上がOT能となった。
【図面の簡単な説明】
第1図(a)、υ)はそれぞれ一般の電力用GaAs 
−MESFRTの構債?示す平面」凶および要部断面図
で。 11.12.13はそノしそれドレイン、ソース、ゲー
ト電極、15t、1.5i02n灸、121はソースd
己線、131ばゲート配線1411まソース配4J12
1とゲート配線131の立体配線部を示す。 第2図(a)〜(f)、第3 iV (a)〜(f)は
本発明の一天施例計説明するための図で、第2図(a)
〜Cf)は製作工程の黴都平面図、第3図(a)〜(f
)は嶋2図の要部断面図である。 17図において、20・・・・・・半絶縁性(]aAa
基板、21・・・・・・動作1%、22,23,24・
・・・・・そねぞれゲート、ソース、ドレイン′rJL
極、25・・・・・・sho。 II<’−!、、 26 、30・・・・・・給電用金
属J模、27.31・・・・・・ポジ型ホトレジスト、
28・・・・・・変質層、29・・・・・・厚膜配線、
32・・・・・・クロスオーバー′#tI’A、221
゜231.241・・・・・・それぞれStO,膜25
に聞けらむたゲート、ソース、ドレイン電極用の窓、2
22・・・・・・ゲートパッド、223・・・・・・反
応防止、用@属;便、224・・・・・・ゲート@筒用
配線を示す。 萬 7 図 (θ2 31 tb) 箔 Z 図 ζI) te) (C) (f) 萬 3 (a) 1 【Iりノ (1) 図 td+ (e) (f)

Claims (2)

    【特許請求の範囲】
  1. (1)基板上の第1の配線の上に表面に弗素原子を多く
    含む第1のホトレジスト層を形成する工程と、該第1の
    ホトレジスト層をマスクとしてこれと同程度の厚さの第
    2の配置を形成する工程と、前記第1の配線との交差部
    が開口した第2のホトレジスト層を形成する工程と、前
    記第1の配線と立体交差した第2の配線を形成する工程
    と、前記第2のホトレジスト層を除去した後、さらに露
    出させた前記第1のホトレジスト層を除去する工程とを
    さむことを特徴とする空気絶縁された立体配線の形成方
    法。
  2. (2)第1および第2のホトレジスト層がポジ型のレジ
    ストである特許請求の範囲第(1)項に記載の立体配線
    の形成方法。
JP19704783A 1983-10-21 1983-10-21 立体配線の形成方法 Granted JPS6088444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19704783A JPS6088444A (ja) 1983-10-21 1983-10-21 立体配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19704783A JPS6088444A (ja) 1983-10-21 1983-10-21 立体配線の形成方法

Publications (2)

Publication Number Publication Date
JPS6088444A true JPS6088444A (ja) 1985-05-18
JPH0226385B2 JPH0226385B2 (ja) 1990-06-08

Family

ID=16367825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19704783A Granted JPS6088444A (ja) 1983-10-21 1983-10-21 立体配線の形成方法

Country Status (1)

Country Link
JP (1) JPS6088444A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240744A (ja) * 1985-08-19 1987-02-21 Nippon Telegr & Teleph Corp <Ntt> 集積回路配線の製作方法
JP2005302351A (ja) * 2004-04-07 2005-10-27 Dainippon Printing Co Ltd 発光素子およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54115065A (en) * 1978-02-28 1979-09-07 Mitsubishi Electric Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54115065A (en) * 1978-02-28 1979-09-07 Mitsubishi Electric Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240744A (ja) * 1985-08-19 1987-02-21 Nippon Telegr & Teleph Corp <Ntt> 集積回路配線の製作方法
JP2005302351A (ja) * 2004-04-07 2005-10-27 Dainippon Printing Co Ltd 発光素子およびその製造方法

Also Published As

Publication number Publication date
JPH0226385B2 (ja) 1990-06-08

Similar Documents

Publication Publication Date Title
US4679311A (en) Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
JP2637937B2 (ja) 電界効果トランジスタの製造方法
GB2222308A (en) A method of producing a semiconductor device
JPH05275373A (ja) 化合物半導体装置の製造方法
JPS6088444A (ja) 立体配線の形成方法
JPH03165526A (ja) 電界効果トランジスタの製造方法
JPH0543291B2 (ja)
JPH0684950A (ja) 電界効果トランジスタの製造方法
JP2825284B2 (ja) 半導体装置の製造方法
JPS6088445A (ja) 立体配線の形成方法
JPS609171A (ja) 半導体装置の製造方法
JP2835398B2 (ja) 電界効果トランジスタの製法
JPS5833714B2 (ja) 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法
JPS62274675A (ja) 電界効果トランジスタの製造方法
JPH0226386B2 (ja)
JPS58135678A (ja) 電界効果トランジスタの製造方法
JPH01168069A (ja) 半導体装置の製造方法
JPH02156544A (ja) GaAs MESFETの製造方法
JPH0341739A (ja) 半導体装置の製造方法
JPS6314478A (ja) 電界効果トランジスタの製造方法
JPS58112373A (ja) GaAs集積回路の製造方法
JPS61222265A (ja) 半導体装置の製造方法
JPS6050966A (ja) 電界効果トランジスタの製造方法
JPH01171278A (ja) 半導体装置の製造方法
JPH02150064A (ja) 砒化ガリウム電界効果トランジスタの電極構造