JPH02151062A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02151062A JPH02151062A JP63305278A JP30527888A JPH02151062A JP H02151062 A JPH02151062 A JP H02151062A JP 63305278 A JP63305278 A JP 63305278A JP 30527888 A JP30527888 A JP 30527888A JP H02151062 A JPH02151062 A JP H02151062A
- Authority
- JP
- Japan
- Prior art keywords
- ballast resistance
- semiconductor device
- semiconductor substrate
- resistance layer
- ballast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体基板にバラスト抵抗層が形成された半
導体装置に関するものである。
導体装置に関するものである。
第２図ａ）〜Ｃ）はバラスト抵抗層が形成された従来の
半導体装置を説明するための図である。
半導体装置を説明するための図である。
これらの図において１はｎ型半導体基板、２は前記ｎ型
半導体基板１上に形成された酸化シリコン膜、３は前記
酸化シリコン膜２上に形成されたホトレジスト、４はバ
ラスト抵抗層形成用の開孔部で、ホトレジスト３のパタ
ーニング通りに酸化シリコン膜２がエツチングされる。
半導体基板１上に形成された酸化シリコン膜、３は前記
酸化シリコン膜２上に形成されたホトレジスト、４はバ
ラスト抵抗層形成用の開孔部で、ホトレジスト３のパタ
ーニング通りに酸化シリコン膜２がエツチングされる。
５はバラスト抵抗層で酸化シリコン膜２の選択注入効果
を利用してｎ型半導体基板１と反対導電型のＰ型の不純
物を注入することにより形成される。６は前記バラスト
抵抗層５の周囲に形成されるバラスト抵抗空乏層である
。
を利用してｎ型半導体基板１と反対導電型のＰ型の不純
物を注入することにより形成される。６は前記バラスト
抵抗層５の周囲に形成されるバラスト抵抗空乏層である
。
次にその製造工程について説明する。
まず、第２図ａ）に示すようにｎ型半導体基板１上に酸
化シリコン膜２を形成し、次いで第２図ｂ）に示すよう
に、ホトレジスト３のパターニングどおりにエツチング
を行い、バラスト抵抗層形成用の開孔部４を形成する。
化シリコン膜２を形成し、次いで第２図ｂ）に示すよう
に、ホトレジスト３のパターニングどおりにエツチング
を行い、バラスト抵抗層形成用の開孔部４を形成する。
次いで第２図Ｃ）に示すように、ホトレジスト３を除去
した後酸化シリコン膜２の選択注入効果を利用してｎ型
半導体基板１と反対導電型のＰ型の不純物を注入拡散し
てバラスト抵抗層５を形成する。
した後酸化シリコン膜２の選択注入効果を利用してｎ型
半導体基板１と反対導電型のＰ型の不純物を注入拡散し
てバラスト抵抗層５を形成する。
すなわちこの半導体装置ではｎ型半導体基板１とバラス
ト抵抗層５との間に逆方向電圧を印加した場合バラスト
抵抗ＦＪ５の周辺での空乏Ｆ！１６の延びにより電界集
中に対する接合耐圧が決定される。
ト抵抗層５との間に逆方向電圧を印加した場合バラスト
抵抗ＦＪ５の周辺での空乏Ｆ！１６の延びにより電界集
中に対する接合耐圧が決定される。
上記のような従来の半導体装置では、バラスト抵抗層５
の周辺においてバラスト抵抗空乏層６のか１ 延びン小さく電界集中が大きくなり、接合部耐圧が低く
なるという問題があった。
の周辺においてバラスト抵抗空乏層６のか１ 延びン小さく電界集中が大きくなり、接合部耐圧が低く
なるという問題があった。
この発明はかかる問題点を解決するためになされたもの
で、空乏層への電界集中を抑え、高い接合部耐圧を得る
ことのできる半導体装置を得ることを目的とする。
で、空乏層への電界集中を抑え、高い接合部耐圧を得る
ことのできる半導体装置を得ることを目的とする。
この発明に係る半導体装置はバラスト抵抗層をその周囲
の部分にて浅く形成したものである。
の部分にて浅く形成したものである。
集中が小さくなる。
以下、この発明の一実施例を図について説明する。
第１図ａ）〜Ｃ）はこの発明の一実施例による半導体装
置を、特にその製造工程を示す図である。
置を、特にその製造工程を示す図である。
これらの図において、第２図ａ）〜Ｃ）と同一符号は同
一部分を示す。
一部分を示す。
次にその製造工程について説明する。
まず、第１図ａ）に示すように、ｎ型半導体基板１上に
酸化シリコン膜２を形成し、次いで第１図ｂ）に示すよ
うに、ホトレジスト３を露光現像しバターニングする。
酸化シリコン膜２を形成し、次いで第１図ｂ）に示すよ
うに、ホトレジスト３を露光現像しバターニングする。
次にこのホトレジスト３をマスクにしてバラスト抵抗開
孔部周辺から内側へシリコン酸化膜２が徐々に薄くなる
ようにエツチングを行い、バラスト抵抗開孔部４を形成
する。
孔部周辺から内側へシリコン酸化膜２が徐々に薄くなる
ようにエツチングを行い、バラスト抵抗開孔部４を形成
する。
次いで第１図Ｃ）に示すように、ホトレジストを除去し
たのち、バラスト抵抗形成用の開孔部４を介してｎ型半
導体基板１にＰ型の不純物を注入拡散してバラスト抵抗
層５を形成する。
たのち、バラスト抵抗形成用の開孔部４を介してｎ型半
導体基板１にＰ型の不純物を注入拡散してバラスト抵抗
層５を形成する。
すなわち本実施例の半導体装置では、ｎ型半導体基板１
上に形成したバラスト抵抗層５をその周囲の部分が徐々
に浅くなるようにしたので、バラスト抵抗空乏層６の周
辺における電界集中が抑えられ、接合部耐圧が高くなる
。
上に形成したバラスト抵抗層５をその周囲の部分が徐々
に浅くなるようにしたので、バラスト抵抗空乏層６の周
辺における電界集中が抑えられ、接合部耐圧が高くなる
。
なお、上記実施例では酸化シリコン膜による選択注入効
果を用いたバラスト抵抗層について説明したが、ホトレ
ジスト膜の選択注入効果によりバラスト抵抗層を設けて
もよく、上記と同様の効果を得ることが出来る。
果を用いたバラスト抵抗層について説明したが、ホトレ
ジスト膜の選択注入効果によりバラスト抵抗層を設けて
もよく、上記と同様の効果を得ることが出来る。
また上記実施例はｎ型半導体基板１を用いたＮＰＮ高周
波トランジスタについてのものであるが、本発明は他の
あらゆる半導体素子にも適用することが出来る。
波トランジスタについてのものであるが、本発明は他の
あらゆる半導体素子にも適用することが出来る。
以上説明したようにこの発明によれば、半導体基板に形
成されたバラスト抵抗層をその周囲の部分が徐々に浅く
なるように形成したので、空乏層への電界集中が抑えら
れ、接合部耐圧を大きくとれ、高性能の半導体装置を得
られる効果がある。
成されたバラスト抵抗層をその周囲の部分が徐々に浅く
なるように形成したので、空乏層への電界集中が抑えら
れ、接合部耐圧を大きくとれ、高性能の半導体装置を得
られる効果がある。
第１図はこの発明の一実施例による半導体装置を説明す
る工程断面図、第２図は従来の半導体装置を説明する工
程断面図である。 図において１はｎ型半導体基板、２は酸化シリコン膜、
５はバラスト抵抗層、６はバラスト抵抗空乏層である。 なお図中同一符号は同−又は相当部分を−示す。
る工程断面図、第２図は従来の半導体装置を説明する工
程断面図である。 図において１はｎ型半導体基板、２は酸化シリコン膜、
５はバラスト抵抗層、６はバラスト抵抗空乏層である。 なお図中同一符号は同−又は相当部分を−示す。
Claims (1)
- １）半導体基板にこの半導体基板と反対導電型のバラス
ト抵抗層を形成した半導体装置において、前記バラスト
抵抗層はその周辺に行くほど浅くなるよう形成したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305278A JPH02151062A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305278A JPH02151062A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02151062A true JPH02151062A (ja) | 1990-06-11 |
Family
ID=17943173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305278A Pending JPH02151062A (ja) | 1988-12-01 | 1988-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02151062A (ja) |
-
1988
- 1988-12-01 JP JP63305278A patent/JPH02151062A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02151062A (ja) | 半導体装置 | |
| JPH03191564A (ja) | 半導体集積回路の製造方法 | |
| JPH0373541A (ja) | 半導体装置の製造方法 | |
| JPH0472771A (ja) | Ｍｏｓｆｅｔ | |
| JPH0376124A (ja) | 半導体装置 | |
| JPH01187967A (ja) | 半導体装置 | |
| JPH0126184B2 (ja) | ||
| JP3288430B2 (ja) | Ｐｎ接合ダイオードおよびその製造方法 | |
| JPS6334973A (ja) | 半導体装置 | |
| JPS6214466A (ja) | 半導体装置の製造方法 | |
| KR100332116B1 (ko) | 바이폴라트랜지스터제조방법 | |
| JPH0484438A (ja) | 半導体装置 | |
| JPH05283715A (ja) | 高安定ツェナーダイオード | |
| JPS61251083A (ja) | 半導体装置 | |
| JPS63156350A (ja) | 半導体装置 | |
| JPS63249369A (ja) | 半導体装置 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPH04184978A (ja) | 半導体装置の製造方法 | |
| JPH03101251A (ja) | 半導体装置の製造方法 | |
| JPH0498850A (ja) | 半導体装置 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH0247869A (ja) | 半導体装置の電極形成方法 | |
| JPH04287927A (ja) | 半導体装置 |