JPH0498850A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体装置の素子分離
領域の構造に関する。

〔従来の技術〕

従来の半導体装置は、第２図に示す様に、Ｎ型もしくは
Ｐ型トランジスタ形成領域の素子分離領域下は、半導体
基板に比べ、半導体基板と同型の不純物濃度が全て濃か
った。

〔発明が解決しようとする課題〕

この従来の半導体装置は素子分離領域下の全域の不純物
濃度が全て濃く、第２図に示すようにトランジスタを形
成する、基板と逆型の不純物層４と素子分離領域下の基
板と同型の不純物層３の濃度の差が大きい為、接合面の
空乏層の幅が狭くなり、寄生容量が大きくなる。この為
半導体装置の動作速度の低下をもたらしていた。

本発明の目的は、トランジスタを形成する基板と逆型の
不純物層と素子分離領域下でトランジスタを形成する不
純物層との接合面の濃度差を小さくし、空乏層を広くし
、その結果寄生容量を小さくし、半導体装置の動作速度
を速くできる半導体装置を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置の素子分離領域は、素子分離領域下
の基板と同型の不純物層の濃度を一部のみ濃くすること
により、基板と同型の高濃度不純物層と基板と逆型の不
純物層とが分離されトランジスタを形成することを特徴
として構成され、その結果基板と逆型の不純物層のまわ
りにできる空芝屑の幅が接合部全面で大きくなる事によ
り、接合部の寄生容量が小さくなるという効果が得られ
る。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａｏ）〜（ｃ）は本発明の一実施例の構造及び
その製造方法を説明するために工程順に示した半導体装
置の断面図である。

本発明の半導体装置の製造方法は、まず第１図（ａ）に
示すように、シリコン基板上に酸化膜。

窒化膜を形成し素子分離領域となる部分の窒化膜をエツ
チングする０次に素子分離領域下の一部の基板と同型の
不純物層の濃度を濃くする以外の所をフォトレジストで
覆い、イオン注入により、不純物層の濃度の濃い部分３
を形成する。

次に第１図（ｂ）に示すように、フォトレジスト２を除
去し、窒化膜１をマスクとして酸化して素子分離領域７
を形成する。

次いで第１図（ｃ）に示すように、窒化膜を除去し、公
知の方法によりゲート酸化膜、ゲート電極５、およびＮ
型不純物層４を形成し、半導体装置を完成する。

素子分離領域下の一部の基板と同型の不純物層の濃度を
濃くすることにより、トランジスタを形成する基板と逆
型の不純物層と素子分離領域下の一部の基板と同型の不
純物層の接合面の不純物の濃度差が小さくなり、空乏層
の幅が従来より広くなる為、寄生容量が小さくなる。

〔発明の効果〕

以上説明したように本発明は、半導体の素子分離領域下
の一部のみで基板と同型の不純物層の濃度を濃くしたこ
とにより、トランジスタを形成する基板と逆型の不純物
層と素子分離領域下でトランジスタを形成する不純物層
との接合面の濃度差が小さくなる為、空乏層が広くなり
、寄生容量が小さくなり、半導体装置の動作速度を速く
するという効果を有する。

【図面の簡単な説明】

第１図＜ａ）〜（ｃ）は、本発明の一実施例の構造およ
びその製造方法を説明するために工程順に示した半導体
装置のＦｒ面図、第２図は従来の半導体装置の一例の断
面図である。 １・・・窒化膜、２・・・フォトレジスト、３・・・Ｐ
型不純物層、４・・・Ｎ型不純物層、５・・・ケート電
極、６、・・Ｐ型半導体基板、７・・・素子分離領域。

Claims (1)

【特許請求の範囲】
1. 　半導体装置の素子分離領域下の一部のみで基板と同型
   の不純物濃度を濃くしたことを特徴とする半導体装置。