JPH02151902A - プログラマブル・コントローラ - Google Patents
プログラマブル・コントローラInfo
- Publication number
- JPH02151902A JPH02151902A JP63305616A JP30561688A JPH02151902A JP H02151902 A JPH02151902 A JP H02151902A JP 63305616 A JP63305616 A JP 63305616A JP 30561688 A JP30561688 A JP 30561688A JP H02151902 A JPH02151902 A JP H02151902A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- simulation
- input
- data
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
この発明は、シュミレーションが容易にできるプログラ
マブル・コントローラ（以下ＰＣという）に関する。
マブル・コントローラ（以下ＰＣという）に関する。
（発明の概要）
この発明は、ＰＣ内部にシュミレーション用データを書
き込むためのメモリを設けたことにより、任意の入出力
回路について外部配線することなく、タイミング精度の
優れたシュミレーションを可能にしたものである。
き込むためのメモリを設けたことにより、任意の入出力
回路について外部配線することなく、タイミング精度の
優れたシュミレーションを可能にしたものである。
（従来技術とその問題点）
従来、ＰＣを用いたシステムにおいて、シュミレーショ
ンをおこなおうとすると、ＰＣの入力端子にそれぞれス
イッチを接続し、手動によりこれらスイッチを開閉操作
する方法が取られていた。
ンをおこなおうとすると、ＰＣの入力端子にそれぞれス
イッチを接続し、手動によりこれらスイッチを開閉操作
する方法が取られていた。
しかしながら、この方法は入力端子数と同数のスイッチ
を接続しなければならず、それらの配線作業が煩わしか
った。
を接続しなければならず、それらの配線作業が煩わしか
った。
また、実機を接続しての運転中に特定の入力を強制的に
変更したいような場合は、その入出力回路部分に専用の
切換え回路を増設しておく必要があり、しかもその切換
え操作を手動によりおこな−うため、切換えタイミング
の精度の点で充分満足できる結果を得ることができなか
った。
変更したいような場合は、その入出力回路部分に専用の
切換え回路を増設しておく必要があり、しかもその切換
え操作を手動によりおこな−うため、切換えタイミング
の精度の点で充分満足できる結果を得ることができなか
った。
（発明の目的）
この発明は上記の問題を解消するためになされたもので
−その目的とするところは、外部配線を不要にし、しか
も実機運転中であっても、任意にシュミレーションがで
きるＰＣを提供することにある。
−その目的とするところは、外部配線を不要にし、しか
も実機運転中であっても、任意にシュミレーションがで
きるＰＣを提供することにある。
（発明の構成と効果）
この発明は上記目的を達成するために、入出力回路ごと
の入出力値が格納されるＩ／Ｏメモリを備え、このＩ／
Ｏメモリと入出力回路間でサイクリックにＩ／Ｏデータ
を移送するりフレッシュ処理機能を有するプログラマブ
ル・コントローラニおいて、 上記Ｉ／Ｏメモリに対応し、入出力回路ごとのシュミレ
ーションデータを格納するシュミレーション用メモリと
、 Ｉ／Ｏデータを強制変更させる入出力回路のリストデー
タを格納する指定データメモリと、この指定データメモ
リに指寓された入出力回路に関し、Ｉ／Ｏメモリに格納
されている該当Ｉ／Ｏデータを、シュミレーション用メ
モリの該当するシュミレーションデータと置き換える処
理をサイクルタイムごとに実行する手段と、 を備えたことを特徴とする。
の入出力値が格納されるＩ／Ｏメモリを備え、このＩ／
Ｏメモリと入出力回路間でサイクリックにＩ／Ｏデータ
を移送するりフレッシュ処理機能を有するプログラマブ
ル・コントローラニおいて、 上記Ｉ／Ｏメモリに対応し、入出力回路ごとのシュミレ
ーションデータを格納するシュミレーション用メモリと
、 Ｉ／Ｏデータを強制変更させる入出力回路のリストデー
タを格納する指定データメモリと、この指定データメモ
リに指寓された入出力回路に関し、Ｉ／Ｏメモリに格納
されている該当Ｉ／Ｏデータを、シュミレーション用メ
モリの該当するシュミレーションデータと置き換える処
理をサイクルタイムごとに実行する手段と、 を備えたことを特徴とする。
この発明は上記のように構成したので、サイクルタイム
ごとに、指定データメモリを参照し、指定されている入
出力回路に関し、シュミレーション用メモリに格納され
ているシュミレーションブタが、Ｉ／Ｏメモリの該当デ
ータと置き換えられるため、ハード上で入出力回路にス
イッチ等を増設することな（任意の入出力回路における
入出力値を自在に変更して処理させることが可能になり
、従来に比ベシュミレーションが容易になる。
ごとに、指定データメモリを参照し、指定されている入
出力回路に関し、シュミレーション用メモリに格納され
ているシュミレーションブタが、Ｉ／Ｏメモリの該当デ
ータと置き換えられるため、ハード上で入出力回路にス
イッチ等を増設することな（任意の入出力回路における
入出力値を自在に変更して処理させることが可能になり
、従来に比ベシュミレーションが容易になる。
さらに、シュミレーション用メモリおよび指定データメ
モリを、周辺機器を用いて書き換えれば任意のタイミン
グでシュミレーシコンをおこなうこともできる。
モリを、周辺機器を用いて書き換えれば任意のタイミン
グでシュミレーシコンをおこなうこともできる。
（実施例の説明）
以下、この発明の実施例を図面に基づいて説明する。
第１図はこの発明が適用されるＰＣのハードウェア構成
を示すブロック図である。
を示すブロック図である。
このＰＣは周知のように、ＣＰＵＩ、システムメモリ２
、ユーザメモリ３、ワークメモリ４、■／Ｏメモリ５等
からなるマイクロコンピュータにより構成されている。
、ユーザメモリ３、ワークメモリ４、■／Ｏメモリ５等
からなるマイクロコンピュータにより構成されている。
ＲＡＭにより形成されるＩ／Ｏメモリ５には、入出力回
路８に対応する入出力リレーと、補助リレーおよびタイ
マ／カウンタが割付けられている。
路８に対応する入出力リレーと、補助リレーおよびタイ
マ／カウンタが割付けられている。
シュミレーションデータメモリ６は、同様にＲＡＭから
なり、Ｉ／Ｏメモリ５内の少なくとも入力リレーと等し
いメモリエリアが形成されている。
なり、Ｉ／Ｏメモリ５内の少なくとも入力リレーと等し
いメモリエリアが形成されている。
指定データメモリ７も同じ＜ＲＡＭからなり、メモリ６
中のビットそれぞれに対応して形成されている。
中のビットそれぞれに対応して形成されている。
周辺機器９は、パソコン等で構成され、シュミレーショ
ンデータの登録、呼出し、シュミレーションモード設定
および解除等の各種コマンドが入力される。
ンデータの登録、呼出し、シュミレーションモード設定
および解除等の各種コマンドが入力される。
第２図はＣＰＵＩによってサイクリックに実行されるＰ
Ｃの処理動作を示すフローチャートである。
Ｃの処理動作を示すフローチャートである。
図において、最初に共通処理として周知のウオッチドグ
タイマリセット等をおこなう （ステップ４０１）。
タイマリセット等をおこなう （ステップ４０１）。
次いで、シュミレーションモードの設定を判別し、設定
されていればシュミレーション処理をおこなう（ステッ
プ４０２肯定、ステップ４０３）。
されていればシュミレーション処理をおこなう（ステッ
プ４０２肯定、ステップ４０３）。
このシュミレーション処理は、第３図に示す手順でお・
こなわれる。すなわち、指定データメモリ７に予め格納
されているシュミレーションビット選択データの否定値
を用いて、Ｉ／Ｏメモリ５にビット単位でマスクをかけ
る。同時に、指定データメモリ７のシュミレーションビ
ット選択データを用いて、シュミレーションデータメモ
リ６にマスクをかける。こうして得られたデータの論理
和を、再びＩ／Ｏメモリ５に格納する。その結果、指定
データメモリ７で指定したビットの入出力回路のみが、
シュミレーションデータメモリ６で指定した値に変更さ
れる。
こなわれる。すなわち、指定データメモリ７に予め格納
されているシュミレーションビット選択データの否定値
を用いて、Ｉ／Ｏメモリ５にビット単位でマスクをかけ
る。同時に、指定データメモリ７のシュミレーションビ
ット選択データを用いて、シュミレーションデータメモ
リ６にマスクをかける。こうして得られたデータの論理
和を、再びＩ／Ｏメモリ５に格納する。その結果、指定
データメモリ７で指定したビットの入出力回路のみが、
シュミレーションデータメモリ６で指定した値に変更さ
れる。
次に、周辺機器サービス処理として、パソコン、プロコ
ン等の周辺機器に対するサービス処理をおこなう（ステ
ップ４０４）。ここでは特に、上述したシュミレーショ
ン処理に関する各種コマンドが、第４図に示すフォーマ
ットで入出力されて、ンユミレーションデータメモリ６
、指定データメモリ７が更新される。また、同様にして
シュミレーションモード設定のコマンドも入力される。
ン等の周辺機器に対するサービス処理をおこなう（ステ
ップ４０４）。ここでは特に、上述したシュミレーショ
ン処理に関する各種コマンドが、第４図に示すフォーマ
ットで入出力されて、ンユミレーションデータメモリ６
、指定データメモリ７が更新される。また、同様にして
シュミレーションモード設定のコマンドも入力される。
次いで、プログラムモードの設定を判別し、設定されて
なければ、周知のユーザプログラム実行処理をおこない
、演算結果に基づきＩ／Ｏメモリ５を書き換える（ステ
ップ４０５肯定、ステップ４０６）。
なければ、周知のユーザプログラム実行処理をおこない
、演算結果に基づきＩ／Ｏメモリ５を書き換える（ステ
ップ４０５肯定、ステップ４０６）。
次に、Ｉ／Ｏリフレッシュ処理をおこない入力回路８の
入力値をＩ／Ｏメモリ５に移し、Ｉ／Ｏメモリ５の値を
出力回路８に移して（ステップ４０７）、１サイクルの
処理を終了し先頭にもどる。
入力値をＩ／Ｏメモリ５に移し、Ｉ／Ｏメモリ５の値を
出力回路８に移して（ステップ４０７）、１サイクルの
処理を終了し先頭にもどる。
以上の処理がサイクリックに実行されることにより、実
機を接続していない状態はもちろん、ＰＣが実際に運転
されている状態においても、周辺機器９を介して外部か
らシュミレーション用のデータが入力され、さらにシュ
ミレーションモードが設定されると、指定された入力回
路では実際の入力値が無視され、指定されたデータに基
づいたシュミレーションがおこなわれる。
機を接続していない状態はもちろん、ＰＣが実際に運転
されている状態においても、周辺機器９を介して外部か
らシュミレーション用のデータが入力され、さらにシュ
ミレーションモードが設定されると、指定された入力回
路では実際の入力値が無視され、指定されたデータに基
づいたシュミレーションがおこなわれる。
第４図は、ＰＣ本体と周辺機器９との間で交換される各
種コマンド、レスポンスのフォーマット例を示す図であ
る。
種コマンド、レスポンスのフォーマット例を示す図であ
る。
図ａは、周辺機器９からＰＣ本体に送られる読出しコマ
ンドのフォーマントを示し、先頭がシュミレーションコ
マンド共通のヘッダコード＄２７であり、次が処理種別
を表すサブへラダコードである。
ンドのフォーマントを示し、先頭がシュミレーションコ
マンド共通のヘッダコード＄２７であり、次が処理種別
を表すサブへラダコードである。
図すは、図ａのコマンドに対し、ＰＣから周辺機器９に
送られるレスポンスのフォーマットを示し、先頭の共通
へラダコード＄２７の次に、終了コード部が位置し、次
いでシュミレーションの対象に指定されているＩ／Ｏメ
モリ内のエリア種別とチャネルＮＯ１が表される。次い
で指定されているチャネルのシュミレーションビット選
択データおよびシュミレーションデータが表される。以
後、他のチャネルについてのシュミレーションデータが
あれば連続して同様に表示される。なお、シュミレーシ
ョンピット選択データおよびシュミレーションデータは
、それぞれ図ｇ、図りに示すように構成されている。
送られるレスポンスのフォーマットを示し、先頭の共通
へラダコード＄２７の次に、終了コード部が位置し、次
いでシュミレーションの対象に指定されているＩ／Ｏメ
モリ内のエリア種別とチャネルＮＯ１が表される。次い
で指定されているチャネルのシュミレーションビット選
択データおよびシュミレーションデータが表される。以
後、他のチャネルについてのシュミレーションデータが
あれば連続して同様に表示される。なお、シュミレーシ
ョンピット選択データおよびシュミレーションデータは
、それぞれ図ｇ、図りに示すように構成されている。
図Ｃは、シュミレーションデータを新規、または追加登
録する際の、周辺機器９からＰＣに送られるコマンドの
フォーマットを示し、先頭の共通へラダコード＄２７の
次に、処理種別コード部が位置し、次いでシュミレーシ
ョンの対象に指定するＩ／Ｏメモリ内のエリア種別とチ
ャネルＮＯ３が表される。次いで登録するチャネルのシ
ュミレーションピット選択データおよびシュミレーショ
ンデータが表される。
録する際の、周辺機器９からＰＣに送られるコマンドの
フォーマットを示し、先頭の共通へラダコード＄２７の
次に、処理種別コード部が位置し、次いでシュミレーシ
ョンの対象に指定するＩ／Ｏメモリ内のエリア種別とチ
ャネルＮＯ３が表される。次いで登録するチャネルのシ
ュミレーションピット選択データおよびシュミレーショ
ンデータが表される。
図ｄは、シュミレーションデータの登録が終了した際に
ＰＣから周辺機器に送られるレスポンスのフォーマット
を示し、先頭のへラダコード＄２７の次に、終了コード
が表されている。
ＰＣから周辺機器に送られるレスポンスのフォーマット
を示し、先頭のへラダコード＄２７の次に、終了コード
が表されている。
図ｅは、登録されているシュミレーションデータの解除
を指示するコマンドのフォーマットを示している。
を指示するコマンドのフォーマットを示している。
図ｆは、登録が解除された場合のレスポンスのフォーマ
ットを示している。
ットを示している。
なお、これ以外にシュミレーションモード設定、および
解除等のコマンドや、それらに対するレスポンスも用い
られる。
解除等のコマンドや、それらに対するレスポンスも用い
られる。
以上の実施例でも明らかなようにこの発明は、Ｉ／Ｏメ
モリ５と、このＩ／Ｏメモリ５内の少なくとも入力リレ
ーに対応したビットエリアを存するシュミレーションデ
ータメモリ６と、このメモリ６中のビットにそれぞれ対
応して形成されている指定データメモリ７を備えたこと
により、多数のチャネルから構成されている入力回路の
任意の部分についての人力値を、任意のタイミングで強
制変更できるようになり、プログラムのデパック以外に
、実際のシステム制御動作中に発生する異常事態に対し
ても、パソコン等の周辺機器を用いた簡単なキー操作で
入力値を変更し、的確に対処することができる。
モリ５と、このＩ／Ｏメモリ５内の少なくとも入力リレ
ーに対応したビットエリアを存するシュミレーションデ
ータメモリ６と、このメモリ６中のビットにそれぞれ対
応して形成されている指定データメモリ７を備えたこと
により、多数のチャネルから構成されている入力回路の
任意の部分についての人力値を、任意のタイミングで強
制変更できるようになり、プログラムのデパック以外に
、実際のシステム制御動作中に発生する異常事態に対し
ても、パソコン等の周辺機器を用いた簡単なキー操作で
入力値を変更し、的確に対処することができる。
また、上記の例では、ユーザプログラムの実行中に入力
値を強制変更する場合について説明したが、Ｉ／Ｏメモ
リ５における入力値以外のエリアについても、格納値を
強制変更させることが可能である。
値を強制変更する場合について説明したが、Ｉ／Ｏメモ
リ５における入力値以外のエリアについても、格納値を
強制変更させることが可能である。
なお、出力値を強制変更させようとする場合は、上記の
シュミレー゛ジョン処理を、ユーザプログラム実行処理
以後で、しかもリフレッシュ処理以前のタイミングで実
行すれば良い。
シュミレー゛ジョン処理を、ユーザプログラム実行処理
以後で、しかもリフレッシュ処理以前のタイミングで実
行すれば良い。
第１図はこの発明が適用されるＰＣのハードウェア構成
を示すブロック図、第２図は動作を示すフローチャート
、第３図はＩ／Ｏメモリの書き換え手順を示す図、第４
図はシュミレーションに関するコマンドおよびレスポン
スのフォーマツ示す図である。 １・・・・・・ＣＰＵ ２・・・・・・システムメモリ ３・・・・・・ユーザメモリ ４・・・−・・ワークメモリ ５・・・・・・Ｉ／Ｏメモリ ６・・・・・・シュミレーションデータメモリ７・・・
・−・指定データメモリ ８・・・・・・入出力回路 ９・・・・・・周辺機器 トを
を示すブロック図、第２図は動作を示すフローチャート
、第３図はＩ／Ｏメモリの書き換え手順を示す図、第４
図はシュミレーションに関するコマンドおよびレスポン
スのフォーマツ示す図である。 １・・・・・・ＣＰＵ ２・・・・・・システムメモリ ３・・・・・・ユーザメモリ ４・・・−・・ワークメモリ ５・・・・・・Ｉ／Ｏメモリ ６・・・・・・シュミレーションデータメモリ７・・・
・−・指定データメモリ ８・・・・・・入出力回路 ９・・・・・・周辺機器 トを
Claims (1)
- 【特許請求の範囲】 １、入出力回路ごとの入出力値が格納されるＩ／Ｏメモ
リを備え、このＩ／Ｏメモリと入出力回路間でサイクリ
ックにＩ／Ｏデータを移送するリフレッシュ処理機能を
有するプログラマブル・コントローラにおいて、 上記Ｉ／Ｏメモリに対応し、入出力回路ごとのシュミレ
ーションデータを格納するシュミレーション用メモリと
、 Ｉ／Ｏデータを強制変更させる入出力回路のリストデー
タを格納する指定データメモリと、この指定データメモ
リに指定された入出力回路に関し、Ｉ／Ｏメモリに格納
されている該当Ｉ／Ｏデータを、シュミレーション用メ
モリの該当するシュミレーションデータと置き換える処
理をサイクルタイムごとに実行する手段と、 を備えたことを特徴とするプログラマブル・コントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305616A JPH02151902A (ja) | 1988-12-02 | 1988-12-02 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305616A JPH02151902A (ja) | 1988-12-02 | 1988-12-02 | プログラマブル・コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02151902A true JPH02151902A (ja) | 1990-06-11 |
Family
ID=17947282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305616A Pending JPH02151902A (ja) | 1988-12-02 | 1988-12-02 | プログラマブル・コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02151902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289007A (ja) * | 1997-04-11 | 1998-10-27 | Mitsubishi Electric Corp | プログラマブルコントローラにおける入出力データ伝達制御方法およびプログラマブルコントローラ |
| JP2010244424A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Ltd | プラント監視制御システム用の制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223903A (ja) * | 1987-03-13 | 1988-09-19 | Mitsubishi Electric Corp | プログラマブルコントロ−ラのシミユレ−シヨン方式 |
-
1988
- 1988-12-02 JP JP63305616A patent/JPH02151902A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223903A (ja) * | 1987-03-13 | 1988-09-19 | Mitsubishi Electric Corp | プログラマブルコントロ−ラのシミユレ−シヨン方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289007A (ja) * | 1997-04-11 | 1998-10-27 | Mitsubishi Electric Corp | プログラマブルコントローラにおける入出力データ伝達制御方法およびプログラマブルコントローラ |
| JP2010244424A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Ltd | プラント監視制御システム用の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60262204A (ja) | プログラマブル・コントロ−ラ | |
| JP3024422B2 (ja) | プログラマブルコントローラおよびプログラマブルコントローラの運転方法 | |
| JPS63310004A (ja) | プログラマブル・コントロ−ラ | |
| JPH02151902A (ja) | プログラマブル・コントローラ | |
| JPH11272310A (ja) | プログラマブルコントローラのエミュレーション装置 | |
| JPS5952303A (ja) | 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ | |
| JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
| JPH0431601Y2 (ja) | ||
| JPS6149209A (ja) | 数値制御装置におけるプログラム実行方式 | |
| JP3269164B2 (ja) | プログラマブルコントローラの周辺装置 | |
| JPS6211369B2 (ja) | ||
| JPH02250122A (ja) | Ｃｐｕシミュレータ | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPH07110651A (ja) | プログラマブルコントローラへのコメントの格納方法およびプログラマブルコントローラ | |
| JPS5949609A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
| JPS6356739A (ja) | ヒストリメモリ制御方式 | |
| JP2908003B2 (ja) | 制御型プログラム評価システム | |
| JPH03105504A (ja) | プログラマブルコントローラ | |
| JPS58105302A (ja) | プログラマブル・コントロ−ラの図示式プログラミング装置 | |
| JPH0440723B2 (ja) | ||
| JPS60225908A (ja) | プログラマブル・コントロ−ラ | |
| JPS6318401A (ja) | プログラマブルコントロ−ラ用プログラミング装置 | |
| JPS61663U (ja) | プログラム電子計算機 | |
| JPS61148531A (ja) | 演算処理デ−タの入力装置 | |
| JPS6299807A (ja) | シ−ケンサの入出力制御方式 |