JPH02151925A - 高速ビット論理演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ビット論理演算を実行する高速ビット論理
演算装置に関するものである。

［従来の技術］ 第４図は従来のビット論理演算装置の構成を示したブロ
ック図（ハードウェア　ブロック図）である。

図において、（１）はビット論理演算命令の実行をカス
タムＬＳＩに指示する中央演算処理部（ＣＰ　Ｕ）、（
２）はビット論理演算を実行するビット論理演算用カス
タムＬＳＩ、（４）はビット論理演算命令を格納するビ
ット論理演算命令格納メモリ、（１８）はビット論理演
算用カスタムＬＳＩ（２）のビット論理演算の対象とな
るデータを格納するビット論理演算対象データメモリで
ある。また、（１０１）は中央演算処理部（１）から出
力されるアドレス信号線、（１０２）は制御信号線、（
１０３）は中央演算処理部（１）にサイクル完了を通知
するレディ信号線、（１０４）はデータバスであ、る。

また、（５）はアドレス信号線（１０１）のアドレス信
号よりビット論理演算命令の種類を判別するビット論理
演算命令デコード部、（６）はビット論理演算対象デー
タメモリ（１８）のデータバス幅（例えば、８ビツト）
のうち、何ビット目のデータをビット論理演算の対象と
するかを選択するビット位置デコード部、（７）は制御
信号線（１０２）のコントロール信号によりビット論理
演算に必要なタイミング信号を発生するビット論理演算
タイミング発生部、（８）はビット論理演算完了と共に
中央演算処理部（１）にレディ信号を返すレディ信号発
生部、（９）はビット論理演算対象データメモリ（１８
）のデータに対しビット論理演算を実行するビット論理
演算実行部、（１９）はビット論理演算実行部（９）が
必要とするビット論理演算対象データメモリ（１８）中
のデータに対し読み出し信号を出力するデータ読み出し
制御部、（２０）はビット論理演算実行部（９）の演算
結果をビット論理演算対象データメモリ（１８）に書き
込む際のデータ書き込み制御部である。

次に、上記のように構成された従来のビット論理演算装
置の動作について説明する。

まず、中央演算処理部（１）がビット論理演算命令格納
メモリ（４）からビット論理演算命令をフェッチする。

このフェッチしたビット論理演算命令は、特定のアドレ
スからのデータ転送命令になっており、この特定のアド
レス情報が、ビット論理演算命令の種類及びビット論理
演算対象データメモリ（１８）の対象とするデータが入
っているアドレス及びビット位置の情報を含んでいて、
中央演算処理部（１）がこのデータ転送命令を実行する
と、ビット論理演算用カスタムＬＳＩ（２）内部のビッ
ト論理演算命令デコード部（５）及びビット位置デコー
ド部（６）により、ビット論理演算命令の種類及びビッ
ト位置の情報が、ビット論理演算実行部（９）に送られ
、ビット論理演算タイミング発生部（７）の生成したタ
イミングにより、ビット論理演算が実行される。ビット
論理演算実行部（９）は、ビット論理演算対象データメ
モリ（１８）のデータが必要な場合には、データ読み出
し制御部（１９）を起動して、ビット論理演算対象デー
タメモリ（１８）からのデータをビット論理演算用カス
タムＬＳＩ（２）内部に取り込んで、ビット論理演算処
理を実行する。ビット論理演算命令の種類により、演算
結果をビット論理演算対象データメモＩＪ（１８）に書
き込む必要がある場合には、データ書き込み制御部（２
０）が起動され、ビット論理演算対象データメモリ（１
８）に演算結果が書き込まれる。

一連のビット論理演算命令が完了した後、中央演算処理
部（１）がビット論理演算対象データメモリ（１８）を
読み出すことにより、ビット論理演算処理が完了する。

第５図に従来例の場合の処理の概略フローチャートを示
す。

まず、ステップＳｌｌで中央演算処理部（１）がビット
論理演算命令格納メモリ（４）より命令フェッチを行い
、ステップＳ１２で判断した結果がビット論理演算命令
でない場合には、ステップ８１３で通常のＣＰＵサイク
ルを実行する。しかし、ステップ８１２でビット論理演
算命令と判断した場合には、ステップ８１４でそのデー
タ転送命令を実行することにより、ステップＳ１５でビ
ット論理演算用カスタムＬＳＩ（２）が、ビット論理演
算の種類を判別し、該当するビット論理演算を実行する
。ビット論理演算の実行が完了すると、ステップＳ１６
でビット論理演算用カスタムＬＳＩ（２）が、中央演算
処理部（１）に対してレディ信号発生部（８）からレデ
ィ信号を出力し、中央演算処理部（１）が転送命令サイ
クルを終了する。

［発明が解決しようとする課題］ 従来のビット論理演算装置は以」二のように構成されて
いるので、ビット論理演算命令１命令毎に、中央演算処
理部（１）の介在が必要であり、中央演算処理部（１）
が命令フェッチの実行を繰返すので、結果的に処理時間
が長（かかる。

そこで、この発明は中央演算処理部の１回のビット論理
演算の起動により、連続したビット論理演算命令をビッ
ト′論理演算用カスタムＬＳＩが自動的に実行し、高速
にビット論理演算を実行するビット論理演算装置の提供
を課題とするものである。

［課題を解決するための手段］ この発明にかかる高速ビット論理演算装置は、ビット論
理演算カスタムＬＳＩ中に、中央演算処理部からの命令
により上記ビット論理演算命令格納メモリ中のビット論
理演算開始アドレスを指定するビット論理演算格納アド
レス指定部と上記ビット論理演算命令格納メモリからの
ビット論理演算命令を格納するビット論理演算命令格納
部と中央演算処理部からの命令によりビット論理演算回
数を指定するビット論理演算回数指定レジスタと上記ビ
ット論理演算命令格納部からのデータをデコードしたも
のによりビット論理演算を実行するビット論理演算実行
部とこのビット論理演算実行部のビット論理演算回数を
計数するビット論理演算回数カウンタとこのビット論理
演算回数カウンタの内容と上記ビット論理演算回数指定
レジスタの内容を比較しビット論理演算の完了を検出し
上記中央演算処理部に知らせるビット論理演算完了検出
部と上記ビット論理演算実行部からの演算結果を記憶す
るビット論理演算用ＲＡＭとを設けたものである。

［作用］ この発明におけるビット論理演算用カスタムＬＳＩ中の
ビット論理演算回数カウンタは、ビット論理演算実行部
のビット論理演算回数を計数し、また、ビット論理演算
回数指定レジスタは、中央演算処理部からの命令により
ビット論理演算回数を指定し、これらのビット論理演算
回数カウンタとビット論理演算回数指定レジスタの内容
は、ビット論理演算完了検出部により比較されて、ビッ
ト論理演算の完了が検出されるので、上記ビット論理演
算実行部は連続したビット論理演算処理を実行すること
ができる。

［実施例］ 以下、この発明の詳細な説明する。

第１図はこの発明の一実施例による高速ビット論理演算
装置を示す（ハードウェア）ブロック図である。

第１図において、（１）は従来例と同じく中央演算処理
部、（２）はビット論理演算用カスタムＬＳＩ、（３）
はビット論理演算開始アドレス及び演算回数記憶用メモ
リ、（４）は実際のビット論理演算命令が格納されてい
るビット論理演算命令格納メモリ、（５）はビット論理
演算命令デコード部、（６）はビット位置デコード部、
（７）はビット論理演算タイミング発生部、（８）はレ
ディ信号発生部、（９）はビット論理演算実行部、（１
０）はビット論理演算起動信号発生部、（１１）はビッ
ト論理演算対象データを格納するビット論理演算用２ポ
ートＲＡＭ、（１２）は中央演算処理部（１）よりビッ
ト論理演算回数をセットするビット論理演算回数指定レ
ジスタ、（１４）はビット論理演算タイミング発生部（
７）の発生信号より実行したビット論理演算回数をカウ
ントするビット論理演算回数カウンタ、（１３）はビッ
ト論理演算回数指定レジスタ（１２）とビット論理演算
回数カウンタ（１４）の内容を比較してビット論理演算
完了を検出し、中央演算処理部（１）に通知するビット
論理演算完了検出部、（１５）はビット論理演算命令格
納メモリ（４）より読み出したビット論理演算命令を保
持するレジスタからなるビット論理演算命令格納部、（
１６）はビット論理演算命令読み出し時のメモリに与え
るアドレスを設定するビット論理演算格納アドレス指定
部、（１７）はビット論理演算命令読み出し時のビット
論理演算命令読み出し信号発生部である。

次に、この実施例による高速ビット論理演算装置の動作
について説明する。

第３図はこの発明の一実施例の高速ビット論理演算装置
における処理の概略フローチャート示すものであり、こ
れを用いて説明する。

まず、中央演算処理部（１）がビット論理演算命令格納
メモリ（４）からビット論理演算命令を読み込み実行す
る（ステップＳｌ）。このビット論理演算命令は基本的
には、中央演算処理部（１）の汎用データ転送命令を使
用し、中央演算処理部（１）がビット論理演算開始アド
レス、演算回数記憶用メモリ（３）の内容により、ピッ
Ｉ・論理演算用カスタムＬＳＩ（２）のビット論理演算
格納アドレス指定部（１６）のアドレスレジスタのビッ
ト論理演算開始アドレス及びビット論理演算回数指定レ
ジスタ（１２）のセットを行うと同時に、ビット論理演
算起動信号発生部（１０）によりビット論理の開始を指
示する。ビット論理演算用カスタムＬＳＩ（２）は、ビ
ット論理演算起動信号発生部（１０）から信号を受けて
、ビット論理演算タイミング発生部（７）がタイミング
信号を発生し、このタイミング信号によりビット論理演
算格納アドレス指定部（１６）及びビット論理演算命令
読み出し信号発生部（１７）が起動して、ビット論理演
算命令格納メモリ（４）よりビット論理演算命令格納部
（１５）にビット論理演算命令のデータを取り込むと共
に、ビット論理演算回数カウンタ（１４）が、ビット論
理演算回数をリセットする（ステップＳ２）。ビット論
理演算命令格納部（１５）に取り込まれたデータは、ビ
ット論理演算命令デコード部（５）及びビット位置デコ
ード部（６）によりビット論理演算命令の種類及びデー
タにおけるビット位置が解読され、ピット論理演算実行
部（９）に伝えられる。ビット論理演算実行部（９）は
ビット論理演算用２ポートＲＡ’Ｍ（１１）よりデータ
を読み出し、ビット論理演算を実行する（ステップＳ３
）。データを読み出す際のビット論理演算用２ポートＲ
ＡＭ　（１１）のアドレスは、ビット論理演算命令格納
メモリ（４）より読み出されたビット論理演算命令に含
まれており、ビット論理演算命令格納部（１５）よりビ
ット論理演算用２ポートＲＡＭ　（１１）に与えられる
。

以上のビット論理演算実行部（９）のビット論理演算の
実行が完了すると、ビット論理演算の結果は、ビット論
理演算用２ポートＲＡＭ　（１１）に記憶され、ビット
論理演算回数カウンタ（１４）が、例えば、ビット論理
演算実行部（９）からのビット論理演算実行終了信号、
または、ビット論理演算実行部（９）からのビット論理
演算の結果をビット論理演算用２ポートＲＡＭ　（１１
）に記憶する時の信号等に基づいて、インクリメントさ
れる。そして、このビット論理演算回数カウンタ（１４
）の計数値がビット論理演算回数指定レジスタ（１２）
の値と一致するまで、」−２の処理が繰返される。

即ち、上記のビット論理演算実行部（９）からのビット
論理演算実行終了信号等に基づいて、ビット論理演算命
令格納部（１５）に同アドレスの次のビット論理演算命
令のデータを順次取り込んで、ビット論理演算実行部（
９）が、ビット論理演算を実行する。或いは、上記のビ
ット論理演算実行部（９）からのビット論理演算実行終
了信号等に基づいて、ビット論理演算格納アドレス指定
部（１６）のアドレスを更新し、順次ビット論理演算命
令格納メモリ（４）からのデータをビット論理演算命令
格納部（１５）に取り込んで、ビット論理演算実行部（
９）がビット論理演算を実行する。

ビット論理演算回数カウンタ（１４）とビット論理演算
命令回数指定レジスタ（１２）の内容が一致すると、ビ
ット論理演算完了検出部（１３）より一連のビット論理
演算の完了が中央演算処理部（１）に通知される。この
完了信号を、中央演算処理部（１）の割込み入力に使う
ことにより、中央演算処理部（１）が別処理実行中であ
っても、即座にビット論理演算の完了を知ることができ
る。

ビット論理演算完了後、ビット論理演算用２ポートＲＡ
Ｍ　（１１）の内容を、中央演算処理部（１）が読み出
すことにより、ビット論理演算結果を得る。

第２図は、ビット論理演算命令格納メモリ（４）中のデ
ータの一例を示したものであり、２４〜３１ビツト目は
、このデータがビット論理演算命令であることを示すタ
グ、１６〜２３ビツト目は、ビット論理演算の種別、１
２〜１５ビツト目は、ビット論理演算用２ポー）−ＲＡ
Ｍ（１１）中のデータにおけるビット位置、０〜１１ビ
ツト目は、ビット論理演算用２ポートＲＡＭ　（１１）
中のデータのアドレスである。

なお、」−２実施例では、第２図のビット論理演算命令
が３２ビット幅の場合を示したが、８ビット幅や１６ビ
ツト幅のメモリを使用して、複数回、ビット論理演算命
令格納メモリ（４）からの読み出しを実行して、ビット
論理演算命令格納部（１５）にデータをセットするよう
にしてもよい。

［発明の効果］ 以上のように、この発明の高速ビット論理演算装置によ
れば、ビット論理演算用カスタムＬＳＩ中のビット論理
演算回数カウンタは、ビット論理演算実行部のビット論
理演算回数を計数し、また、ビット論理演算回数指定レ
ジスタは、中央演算処理部からの命令によりビット論理
演算回数を指定し、これらのビット論理演算回数カウン
タとビット論理演算回数指定レジスタの内容は、ビット
論理演算完了検出部により比較されて、ビット論理演算
の完了が検出されるので、上記ビット論理演算実行部は
連続したビット論理演算処理を実行することができる。

したがって、中央演算処理部からビット論理演算命令カ
スタムＬＳＩにビット論理演算の開始を指示すれば、後
は中央演算処理部の介在なしに、ビット論理演算命令カ
スタムＬＳＩが自動的にビット論理演算を実行するよう
に構成したので、ビット論理演算処理を著しく高速化で
きるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による高速ビット論理演算
装置を示すブロック図、第２図はこの発明の一実施例の
高速ビット論理演算装置のビット論理演算命令のフォー
マットを示す説明図、第３図はこの発明の一実施例の高
速ビット論理演算装置のビット論理演算処理を示す概略
フローチャート、第４図は従来のビット論理演算装置を
示すブロック図、第５図は従来のビット論理演算装置の
ビット論理演算処理を示す概略フローチャートである。 図において、 １：中央演算処理部 ２：ビット論理演算用カスタムＬＳＩ ４：ビット論理演算命令格納メモリ ９：ビット論理演算実行部 １１：ビット論理演算用２ポートＲＡＭ１２：ビット論
理演算回数指定レジスタ１３二ビット論理演算完了検出
部 １４：ビット論理演算回数カウンタ １５：ビット論理演算命令格納部 １６：ビット論理演算格納アドレス指定部である。 なお、図中、同−符号及び同一記号は同一または相当部
分を示すものである。 代理人　弁理士　大吉　増雄　外２名 第３図

Claims (1)

1. 【特許請求の範囲】 中央演算処理部とビット論理演算命令格納メモリとビッ
   ト論理演算カスタムＬＳＩとを備えた高速ビット論理演
   算装置において、 上記ビット論理演算カスタムＬＳＩ中に、中央演算処理
   部からの命令により上記ビット論理演算命令格納メモリ
   中のビット論理演算開始アドレスを指定するビット論理
   演算格納アドレス指定部と、上記ビット論理演算命令格
   納メモリからのビット論理演算命令を格納するビット論
   理演算命令格納部と中央演算処理部からの命令によりビ
   ット論理演算回数を指定するビット論理演算回数指定レ
   ジスタと、 上記ビット論理演算命令格納部からのデータをデコード
   したものによりビット論理演算を実行するビット論理演
   算実行部と、 前記ビット論理演算実行部のビット論理演算回数を計数
   するビット論理演算回数カウンタと、前記ビット論理演
   算回数カウンタの内容と上記ビット論理演算回数指定レ
   ジスタの内容を比較しビット論理演算の完了を検出し、
   上記中央演算処理部に知らせるビット論理演算完了検出
   部と、上記ビット論理演算実行部からの演算結果を記憶
   するビット論理演算用ＲＡＭと を具備することを特徴とする高速ビット論理演算装置。