JPH03190234A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03190234A
JPH03190234A JP33046489A JP33046489A JPH03190234A JP H03190234 A JPH03190234 A JP H03190234A JP 33046489 A JP33046489 A JP 33046489A JP 33046489 A JP33046489 A JP 33046489A JP H03190234 A JPH03190234 A JP H03190234A
Authority
JP
Japan
Prior art keywords
contact hole
film
resist
etching mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33046489A
Other languages
English (en)
Inventor
Ryusuke Ota
太田 竜介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Integrated Microtechnology Ltd filed Critical Fujitsu Ltd
Priority to JP33046489A priority Critical patent/JPH03190234A/ja
Publication of JPH03190234A publication Critical patent/JPH03190234A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、半導体装置の電極配線の製造方法に関し。
充分に厚い絶縁層に微細化されたコンタクトホールを開
き、且つ、断線のない配線電極を形成することを目的と
し。
下層の金属膜上に絶縁膜とエツチングマスクとを順次積
層し、該エツチングマスクを使用して。
該絶縁膜にコンタクトホールを開口する工程と。
該エツチングマスクを除去せずに、基板上にコンタクト
ホール形成用の金属膜を該絶縁膜とほぼ同じ厚さに形成
する工程と、該基板上に、レジストを平坦になる厚さま
で塗布する工程と、該レジストを、該コンタクトホール
形成用の金属膜が露出するまで、アッシングして除去す
る工程と、露出した該コンタクトホール形成用の金属膜
をエツチング除去し、コンタクトホール内に残った該レ
ジストをアッシングして除去し、該エツチングマスクを
除去する工程と、該絶縁層及びコンタクトホール内に残
った金属膜の上に上層の金属膜を形成する工程とを含む
ように構成する。
〔産業上の利用分野〕
本発明は、半導体装置の電極配線の製造方法に関する。
半導体装置の製造工程において、金属等の電極配線工程
では、金属配線の絶縁膜の段差部分の被覆性、いわゆる
カバレジが重要な課題の一つとなっており、高密度、高
微細化技術の発展とともに多層電極配線のコンタクトホ
ール等の微細化に対応した技術開発が早急に望まれる。
〔従来の技術〕
第3図は従来例の説明図である。
図において、17は下層金属膜、 18は絶縁膜、19
は上層金属膜、20はコンタクトホールである。
従来技術では、第3図(a)に示すように、電極配線の
微細化のために、コンタクトホール20も。
サブミクロン径まで微小化し、下層金属膜17の上に積
層した絶縁膜18にコンタクトホール18を開口しても
、上層の金属膜19は、絶縁膜18のエツジの段差によ
りカバレジ(段差被覆性)が悪くなり。
断線等の障害を引き起こすことが多い。
この問題に対処する為に、第3図(b)に示すように、
コンタクトホール20の形状をテーパー化することによ
り、カバレジ不良の減少化を図っていた。
〔発明が解決しようとする課題〕
しかし、従来技術では、中間絶縁膜をあまり薄(すると
信頼度が低下するので、成る程度の厚さが必要であり、
その場合、中間絶縁膜に小さな孔を開けるのが難しくな
り、また、コンタクトホール上縁の金属膜の(ひれが信
頼度低下につながる問題があった。
本発明は、充分に厚い絶縁膜に、微細化されたコンタク
トホールを開け、且つ、断線のない金属配線膜を形成す
る方法を提供することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理説明図である。
図において、■は下層の金属膜、2は絶縁膜。
3はエツチングマスク、4はコンタクトホール。
5はコンタクトホール形成ウェハー用の金属膜。
6はレジスト、7は上層の金属膜である。
本発明は、第1図(a)に示すように、先ず。
下層の金属膜1上に絶縁膜2とエツチングマスク3とを
順次積層し、該エツチングマスク3を使用して、該絶縁
膜2にコンタクトホール4を開口する。
次に、第1図(b)に示すように、エツチングマスク3
を除去せずに、基板上にコンタクトホール形成用の金属
膜5を該絶縁膜2とほぼ同じ厚さに形成する。
第1図(c)に示すように、該基板上に、レジスト6を
平坦になる厚さまで塗布する。
粘度の低いレジストを使用すれば、低い方へ流れ込む性
質があるので、成る程度のレジスト6の厚さがあれば、
塗布表面は平坦化される。
次に、第1図(d)に示すように、該レジスト6を、該
コンタクトホール形成用の金属膜4が露出するまで、ア
ッシングして除去する。
この時、始めのコンタクトホール4の開口に使用したエ
ツチングマスク3が適切な厚さであれば。
コンタクトホール4の部分にはレジスト6が残る。
更に、第1図(e)に示すように、露出した該コンタク
トホール形成用の金属膜4をエツチング除去し、コンタ
クトホール4内に残った該レジスト6をアッシングして
除去し、該エツチングマスク3を除去すると、コンタク
トホール4をコンタクトホール形成用の金属膜5で埋め
ることができる。
更に、この上に、上層の金属膜7をスパッタリングで形
成すると、第1図(f)のように、極めてカバレジの良
い、信頼性の高い金属配線層を得〔作用〕 上記のように9本発明により、多層の絶縁層。
金属層においても、微小なコンタクトホールに。
極めてカバレジの良い、信頼性の高い金属配線層を得る
ことが出来る。
〔実施例〕
第2図は本発明の一実施例の工程順模式断面図である。
図において、8はSi基板、或いはSi基板上の下地絶
縁膜、9は第1層のAn膜、 10はSiO□膜、 1
1はPSG膜、12はポリイミド膜、 13はコンタク
トホール、 14はコンタクトホール13内、15はレ
ジスト、16は第2層のAI!膜である。
本発明の一実施例について、第2図により工程順に説明
する。
第1図(a)に示すように、エツチングマスクを使って
、Si基板或いはSi基板上の下地絶縁膜8上形成され
た第1層のAl膜9の上に積層した。
1、000人の厚さの二酸化シリコン(SiOz)膜I
Oと。
5.00OAの厚さの燐珪酸ガラス(PSG)膜11か
らなる絶縁層にコンタクトホール13を開口する。
この絶縁層のコンタクトホールの穴開けに使用されるエ
ツチングマスクの材質としては、絶縁層とのエツチング
時の選択比が大きい事、メタルをスパッタする際に排ガ
ス等の放出がない事、初期の平坦性を確保するために、
スピンコードできること等の特性が要求され、これらの
条件を満たす材質として、ポリイミド膜12.或いは、
感光性ポリイミド膜が挙げられる。
従って、実施例においては、エツチングマスクとして、
ポリイミド膜12を使用した。
第2図(a)に示すように、ポリイミド膜12をSi基
板8上に形成した第1層のkl (Ai’/Si 1%
+CuO,5%)膜9の上にポリイミド膜12を1.3
μmの厚さにスピンコードした後、300℃で20分間
のベーキングを行い、このポリイミド膜12をマスクと
して、絶縁層であるSiO□10. PSG膜11を連
続してエツチングして、コン タクトホール13を開口
する。
次いで、第1図(b)に示すように、コンタクトホール
形成に使用したポリイミド膜12を除去しないで、その
上にコンタクトホール形成用のAA層14をスパッタに
より、はぼ絶縁層10+11の厚さに相当する0、6μ
mの厚さに形成する。
第1図(C)に示すように、この上にレジスト15を2
μmの厚さにスピンコードすると、レジストは低い方へ
流れ込み、レジスト15に表面はコンタクトホール13
の付近でも平坦となる。
次に、第2図(d)に示すように、コンタクトホール形
成用のAI!膜14の表面が露出されるまで。
酸素(0□)プラズマによりアッシング(灰化)して。
Aj7膜14の表面のレジスト15を除去する。従って
コンタクトホール13内のレジスト15はそのまま残っ
ている。
次いで、第1図(e)に示すように、露出したAl膜1
4を塩化硼素(BCj’s)、または塩素(C12)ガ
スを使用したりアクティブ・イオン・エツチング(RI
B)によりエツチングし、その後、コンタクトホール1
3内のレジスト15の部分とポリイミド膜12を酸素プ
ラズマにてアッシングして除去すると。
コンタクトホール13内のみにAff膜14埋め込まれ
か形になる。
第2図(f)に示すように、更に、この上に。
スパッタにより、第2層のi膜15を1μmの厚さに形
成する。
以上、第1層の、l?膜9.コンタクトホール形成用の
AI!膜14.第2層のAj?膜16には何れも。
Si 1%、Cu0.5%を含有したAI!を使用し、
基板温度、260°C,アルゴン(Ar)ガス圧力5X
lO−3Torr。
出力電力6.4KWの条件でスパッタを行った。
〔発明の効果〕
以上説明した様に1本発明によれば、多層の絶縁層、金
属層においても、極めてカバレジの良い。
信頼性の高い金属配線層を得ることができる。
【図面の簡単な説明】
第1図は本発明の原理説明図。 第2図は本発明の一実施例の工程順模式断面図。 第3図は従来例の説明図 である。 図こおいて。 1は下層の金属膜、  2は絶縁膜。 3はエツチングマスク材 4はコンタクトホール。 5はコンタクトホール形成用の金属膜。 6はレジスト    7は上層の金属膜。 8はSi基板或いは下地絶縁膜。 9は第1層のAj7膜、10はSiO□膜。 11はPSG膜、      12はポリイミド膜。 13はコンタクトホール。 14はコンタクトホール形成用のへβ膜。 15はレジスト、16は第2層のAl膜である。 *eeJ’l /)−IJ@@l /) 工1呈rl#
ffデ<phi第 2 回  (!の1ン 杢j計a月08丁里説B月記 菓 1 ロ 不発[l1月の一実梧イク11の工程用典榎久ざ1面口
舅2記  (杼/)2)

Claims (1)

  1. 【特許請求の範囲】 下層の金属膜(1)上に絶縁膜(2)とエッチングマス
    ク(3)とを順次積層し、該エッチングマスク(3)を
    使用して、該絶縁膜(2)にコンタクトホール(4)を
    開口する工程と、 該エッチングマスク(3)を除去せずに、基板上にコン
    タクトホール形成用の金属膜(5)を該絶縁膜(2)と
    ほぼ同じ厚さに形成する工程と、 該基板上に、レジスト(6)を平坦になる厚さまで塗布
    する工程と、 該レジスト(6)を、該コンタクトホール形成用の金属
    膜(4)が露出するまで、アッシングして除去する工程
    と、 露出した該コンタクトホール形成用の金属膜(5)をエ
    ッチング除去し、コンタクトホール内に残った該レジス
    ト(6)をアッシングして除去し、該エッチングマスク
    (3)を除去する工程と、 該絶縁層(2)及びコンタクトホール(4)内に残った
    金属膜(5)の上に上層の金属膜(7)を形成する工程
    とを含むことを特徴とする半導体装置の製造方法。
JP33046489A 1989-12-20 1989-12-20 半導体装置の製造方法 Pending JPH03190234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33046489A JPH03190234A (ja) 1989-12-20 1989-12-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33046489A JPH03190234A (ja) 1989-12-20 1989-12-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03190234A true JPH03190234A (ja) 1991-08-20

Family

ID=18232918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33046489A Pending JPH03190234A (ja) 1989-12-20 1989-12-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03190234A (ja)

Similar Documents

Publication Publication Date Title
JPH0135495B2 (ja)
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH0282626A (ja) 半導体装置の相互接続方法
JPH03190234A (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH06244286A (ja) 半導体装置の製造方法
JPS6033307B2 (ja) 半導体装置の製造方法
JPS60231340A (ja) 半導体装置の製法
JPS5935451A (ja) 層間絶縁膜の形成方法
JPH05206083A (ja) 半導体装置の製造方法
JPH11176935A (ja) 半導体装置の製造方法
JPS5966125A (ja) 半導体装置の製造方法
JPS58155A (ja) 半導体装置の製造方法
JPS59175124A (ja) 半導体装置の製造方法
JPH0194623A (ja) 多層配線半導体装置の製造方法
JPH02151052A (ja) 半導体装置の製造方法
JPH0685068A (ja) 半導体装置の製造方法
JPH02152258A (ja) Lsi用中間酸化膜の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS63272050A (ja) 半導体装置の製造方法
JPH01191444A (ja) 半導体集積回路装置の製造方法
JPS63284861A (ja) 半導体装置の製造方法
JPH05251381A (ja) 半導体装置の製造方法
JPS58219764A (ja) 半導体集積回路の製造方法
JPS60227440A (ja) 半導体装置の製造方法