JPH02152321A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH02152321A JPH02152321A JP63306375A JP30637588A JPH02152321A JP H02152321 A JPH02152321 A JP H02152321A JP 63306375 A JP63306375 A JP 63306375A JP 30637588 A JP30637588 A JP 30637588A JP H02152321 A JPH02152321 A JP H02152321A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- push
- shift register
- data
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microcomputers (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＰＵにＲＯＭ、ＲＡＭ、周辺回路を１つのＩ
Ｃ上に構成した１チツプ・マイクロコンピュータのシリ
アル出力回路に関する。
Ｃ上に構成した１チツプ・マイクロコンピュータのシリ
アル出力回路に関する。
従来のシリアル出力回路は、第３図に示すように内部バ
スに接続されたシフトレジスタと、シフトレジスタのシ
リアル出力信号を入力し、各々高電位、低電位に直接接
続されたプッシュプル・トランジスタより構成されてい
た。
スに接続されたシフトレジスタと、シフトレジスタのシ
リアル出力信号を入力し、各々高電位、低電位に直接接
続されたプッシュプル・トランジスタより構成されてい
た。
上述した従来のシリアル出力回路では、プッシュプル・
トランジスタがＩＣ自体の高電位ｖ０゜と低電位ＧＮＤ
に直接接続されているため、シリアル出力信号は第４図
に示すようにＶ。０とＧＮＤの２つの電位で振幅する。
トランジスタがＩＣ自体の高電位ｖ０゜と低電位ＧＮＤ
に直接接続されているため、シリアル出力信号は第４図
に示すようにＶ。０とＧＮＤの２つの電位で振幅する。
近年１チツフ・マイクロコンピユータラ用いたシステム
では、シリアル回線を用いて他のマイクロコンピュータ
や周辺ＩＣと接続することが多くなり、制御データの増
加、スループットの向上からより多くのデータを、より
早い転送速度でシリアル回線上に載せる必要が生じてき
ている。
では、シリアル回線を用いて他のマイクロコンピュータ
や周辺ＩＣと接続することが多くなり、制御データの増
加、スループットの向上からより多くのデータを、より
早い転送速度でシリアル回線上に載せる必要が生じてき
ている。
このため従来のシリアル出力回路ではシリアル出力信号
が発生する高調波等のノイズが、今まで以上に高いレベ
ルとなって周辺回路に影響を与えることが顕著になり、
特にチューナ等の微小高周波信号を扱う装置に於ては、
このシリアル出力信号が発生するノイズを低減するため
シールド等の防止策を講じなければならない欠点があっ
た。
が発生する高調波等のノイズが、今まで以上に高いレベ
ルとなって周辺回路に影響を与えることが顕著になり、
特にチューナ等の微小高周波信号を扱う装置に於ては、
このシリアル出力信号が発生するノイズを低減するため
シールド等の防止策を講じなければならない欠点があっ
た。
本発明の出力レベル可変シリアル出力回路は、シフトレ
ジスタとプッシュプル・トランジスタと、プッシュプル
・トランジスタの高電位、低電位を設定する抵抗群、ト
ランジスタ群と、トランジスタのオン・オフを制御する
モードレジスタを有している。
ジスタとプッシュプル・トランジスタと、プッシュプル
・トランジスタの高電位、低電位を設定する抵抗群、ト
ランジスタ群と、トランジスタのオン・オフを制御する
モードレジスタを有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例である。
シフトレジスタ１は内部バスｌＯを通して出力すべきデ
ータを一旦格納し、転送りロックに基づいて内部シリア
ル信号線１３に内部シリアル・デ゛−夕を出力する。内
部シリアル・データはプッシュプル・トランジスタＱ３
．Ｑ４に入力し、外部シリアル信号線１４にシリアル・
データを出力する。
ータを一旦格納し、転送りロックに基づいて内部シリア
ル信号線１３に内部シリアル・デ゛−夕を出力する。内
部シリアル・データはプッシュプル・トランジスタＱ３
．Ｑ４に入力し、外部シリアル信号線１４にシリアル・
データを出力する。
プッシュプル・トランジスタＱ３の高電位側は抵抗Ｒ１
１〜１４．トランジスタＱ１１〜１４を通して高電位１
１に接続されている。そしてこのＱ１１〜１４は個別に
モードレジスタ２に接続され、オン・オフいずれかの状
態が指定される。プッシュプル・トランジスタＱ４の低
電位側も高電位側と同様に、抵抗Ｒ２１〜２４トランジ
スタＱ２１〜２４を通して低電位１２に接続され、Ｑ２
．〜２４はモードレジスタ３に個別に接続されている。
１〜１４．トランジスタＱ１１〜１４を通して高電位１
１に接続されている。そしてこのＱ１１〜１４は個別に
モードレジスタ２に接続され、オン・オフいずれかの状
態が指定される。プッシュプル・トランジスタＱ４の低
電位側も高電位側と同様に、抵抗Ｒ２１〜２４トランジ
スタＱ２１〜２４を通して低電位１２に接続され、Ｑ２
．〜２４はモードレジスタ３に個別に接続されている。
またプッシュプル・トランジスタＱ ｓ 、 Ｑ ４は
各々ドレイン、ソース間に抵抗Ｒ３，Ｒ４を並行して接
続している。
各々ドレイン、ソース間に抵抗Ｒ３，Ｒ４を並行して接
続している。
今、具体的な動作を説明するため、高電位側はＱ１８．
低電位側はＱ２１のみがオンし、他のＱ１□〜、４゜０
２２〜２４のトランジスタは全てオンするようにモード
レジスタ２，３を設定したものとする。
低電位側はＱ２１のみがオンし、他のＱ１□〜、４゜０
２２〜２４のトランジスタは全てオンするようにモード
レジスタ２，３を設定したものとする。
また、高電位をＶ。ｃ（Ｖｌ、低電位をｏＣｖ〕とし、
Ｑ ＋ ＋ 、 Ｑ ２１ 、 Ｑ ３． Ｑ ４１１
７） オフ抵抗はｏ〔Ω〕であるものとする。
Ｑ ＋ ＋ 、 Ｑ ２１ 、 Ｑ ３． Ｑ ４１１
７） オフ抵抗はｏ〔Ω〕であるものとする。
Ｑ３．Ｑ−はプッシュプル・トランジスタであるから一
方がオンのときは、他方はオフの状態になっており、Ｑ
３：オン、Ｑ４：オフのとき外部シリアル信号線１４に
は高レベル電位ｖＨが、Ｑ、：オフ、Ｑ４：オンのとき
低レベル電位Ｖｔ、が発生する。
方がオンのときは、他方はオフの状態になっており、Ｑ
３：オン、Ｑ４：オフのとき外部シリアル信号線１４に
は高レベル電位ｖＨが、Ｑ、：オフ、Ｑ４：オンのとき
低レベル電位Ｖｔ、が発生する。
こ（ｒ）ＶＨ，ＶＬの電位は抵抗Ｒ１１，Ｒ２１，Ｒ３
，Ｒ４ノ分割比で定まり各々 で与えられる。
，Ｒ４ノ分割比で定まり各々 で与えられる。
このときＲ＋１． Ｒ２１１Ｒ３＋ Ｒ４の抵抗値を適
当な値に選ぶとＶＨ，Ｖ、はＶ。。〜ｏ〔■〕の範囲で
任意の電圧をとることができる。
当な値に選ぶとＶＨ，Ｖ、はＶ。。〜ｏ〔■〕の範囲で
任意の電圧をとることができる。
一例としてＲ＋＋＝Ｒ２、＝２日〔Ω） 、Ｒｓ ＝
Ｒｓ Ｒ〔Ω〕を与えたとすると となり、高レベル電位ＶＨと低レベル電位Ｖ、の電位差
１■□−ＶＬＩは と小さくなり、本来の信号レベルの１１５の振幅に減少
される。この外部シリアル信号線に表れる信号レベルの
様子を第５図に示す。
Ｒｓ Ｒ〔Ω〕を与えたとすると となり、高レベル電位ＶＨと低レベル電位Ｖ、の電位差
１■□−ＶＬＩは と小さくなり、本来の信号レベルの１１５の振幅に減少
される。この外部シリアル信号線に表れる信号レベルの
様子を第５図に示す。
通常の１チツプマイクロコンピユータでは内蔵する抵抗
は固定値となるので、トランジスタＱ１１〜１４゜Ｑ２
１〜２４のオン・オフにより適宜合成抵抗値を得ること
ができ、この結果外部シリアル信号線に発生する信号レ
ベルは任意の高電位、低電位と振幅を設定することが可
能になる。
は固定値となるので、トランジスタＱ１１〜１４゜Ｑ２
１〜２４のオン・オフにより適宜合成抵抗値を得ること
ができ、この結果外部シリアル信号線に発生する信号レ
ベルは任意の高電位、低電位と振幅を設定することが可
能になる。
第２図は本発明の実施例２を示す。
実施例１と異なるのは、プッシュプルトランジスタＱｌ
、Ｑ２の高電位、低電位を設定する抵抗を各々Ｒ１，Ｒ
２１組に単純化し、かつ電位設定用のトランジスタが始
めからオンさせた状態を想定しモード・レジスタ、電位
設定用トランジスタを削除しである点である。外部シリ
アル信号線に表れる高レベル電位ＶＨ２低レベル電位ｖ
Ｌは各々で与えられる。
、Ｑ２の高電位、低電位を設定する抵抗を各々Ｒ１，Ｒ
２１組に単純化し、かつ電位設定用のトランジスタが始
めからオンさせた状態を想定しモード・レジスタ、電位
設定用トランジスタを削除しである点である。外部シリ
アル信号線に表れる高レベル電位ＶＨ２低レベル電位ｖ
Ｌは各々で与えられる。
この実施例では、シリアル信号レベルは可変ではないが
、振幅を小さくすることは可能であり、モード・レジス
タ、電位設定用トランジスタが不用という利点がある。
、振幅を小さくすることは可能であり、モード・レジス
タ、電位設定用トランジスタが不用という利点がある。
以上説明したように、本発明によればシリアル出力信号
において任意の出力信号レベルを設定することが可能に
なり、シリアル出力信号レベル、とくにその振幅を小さ
くすることにより従来周辺回路に与えていた高調波等の
ノイズを大幅に低減できる効果がある。
において任意の出力信号レベルを設定することが可能に
なり、シリアル出力信号レベル、とくにその振幅を小さ
くすることにより従来周辺回路に与えていた高調波等の
ノイズを大幅に低減できる効果がある。
第１図は本発明の一実施例である。
１・・・・・・シフトレジスタ、２・・・・・・モード
・レジスタ、３・・・・・・モード・レジスタ、ｌＯ・
・・・・・内部バス、１１・・・・・・高電位線、１２
・・・・・・低電位線、１３・・・・・・内部シリアル
信号線、１４・・・・・・外部シリアル信号線。 第２図は本発明の実施例２である。 １・・・・・・シフトレジスタ、１０・・・・・・内部
ハス、１１・・・・・・内部シリアル信号線、１２・・
・・・・外部シリアル信号線。 第３図は従来のシリアル出力回路である。 第４図は従来のシリアル出力信号例である。 第５図は本発明のシリアル出力信号例である。 代理人 弁理士 内 原 晋 月３図 箭１図 （１）Ｖ） 箭４図 ＣＣ θＶ − 第２図 罰５図
・レジスタ、３・・・・・・モード・レジスタ、ｌＯ・
・・・・・内部バス、１１・・・・・・高電位線、１２
・・・・・・低電位線、１３・・・・・・内部シリアル
信号線、１４・・・・・・外部シリアル信号線。 第２図は本発明の実施例２である。 １・・・・・・シフトレジスタ、１０・・・・・・内部
ハス、１１・・・・・・内部シリアル信号線、１２・・
・・・・外部シリアル信号線。 第３図は従来のシリアル出力回路である。 第４図は従来のシリアル出力信号例である。 第５図は本発明のシリアル出力信号例である。 代理人 弁理士 内 原 晋 月３図 箭１図 （１）Ｖ） 箭４図 ＣＣ θＶ − 第２図 罰５図
Claims (1)
- シフトレジスタと、シフトレジスタの出力を出力端子に
出力するプッシュプルトランジスタと、該プッシュプル
トランジスタの各々高電位側、低電位側の電位を設定す
る抵抗群、トランジスタ群と、該トランジスタのオン・
オフを制御するモード・レジスタを有する出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306375A JPH02152321A (ja) | 1988-12-02 | 1988-12-02 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306375A JPH02152321A (ja) | 1988-12-02 | 1988-12-02 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02152321A true JPH02152321A (ja) | 1990-06-12 |
Family
ID=17956282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306375A Pending JPH02152321A (ja) | 1988-12-02 | 1988-12-02 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02152321A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562478A (ja) * | 1991-09-02 | 1993-03-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6069494A (en) * | 1996-10-18 | 2000-05-30 | Nec Corporation | Method and apparatus for interfacing semiconductor devices for transfer therebetween having a serial bus for transmitting amplitude data from a master device to a slave device |
-
1988
- 1988-12-02 JP JP63306375A patent/JPH02152321A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562478A (ja) * | 1991-09-02 | 1993-03-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6069494A (en) * | 1996-10-18 | 2000-05-30 | Nec Corporation | Method and apparatus for interfacing semiconductor devices for transfer therebetween having a serial bus for transmitting amplitude data from a master device to a slave device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009399B1 (ko) | d.c.차단 캐패시터 회로 및 직접 변환 수신기 | |
| JP2636749B2 (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| JPH0544846B2 (ja) | ||
| JPH04306013A (ja) | ラッチ回路装置 | |
| JP3183909B2 (ja) | マイクロ波ミキサ回路 | |
| JPS59195726A (ja) | マイクロコンピユ−タ | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPH02117205A (ja) | スキヤンラツチ回路 | |
| JPS6362412A (ja) | 論理ゲ−ト回路 | |
| KR100218369B1 (ko) | 버스로드용 래치회로 | |
| JP3455584B2 (ja) | 部分積生成回路 | |
| JPS62145741A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPS61289724A (ja) | インタ−フエ−ス回路 | |
| JPH053006B2 (ja) | ||
| JPH051161Y2 (ja) | ||
| JPH02205110A (ja) | フリップフロップ回路装置 | |
| KR940010672B1 (ko) | 산술논리 연산회로 | |
| JPH07135449A (ja) | フリップフロップ回路 | |
| JP2656642B2 (ja) | セレクタ回路 | |
| JPH063471Y2 (ja) | マイクロコンピュ−タ | |
| JPH0274066A (ja) | 半導体集積回路素子 | |
| JPH0483414A (ja) | ラッチ回路 | |
| JPS60114028A (ja) | 論理回路 | |
| JPS61150042A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH04371020A (ja) | 出力回路 |