JPH0216018B2 - - Google Patents
Info
- Publication number
- JPH0216018B2 JPH0216018B2 JP55135767A JP13576780A JPH0216018B2 JP H0216018 B2 JPH0216018 B2 JP H0216018B2 JP 55135767 A JP55135767 A JP 55135767A JP 13576780 A JP13576780 A JP 13576780A JP H0216018 B2 JPH0216018 B2 JP H0216018B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bipolar transistor
- conductivity type
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
- H10D84/658—Integrated injection logic integrated in combination with analog structures
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は、バイポーラ回路と、I2L論理回路
を同一チツプ内に形成する半導体集積回路（以
下、複合形I2L集積回路と称する）を廉価に得る
ことができるようにした半導体装置の製造方法に
関する。
を同一チツプ内に形成する半導体集積回路（以
下、複合形I2L集積回路と称する）を廉価に得る
ことができるようにした半導体装置の製造方法に
関する。
複合形I2L集積回路を製造する最も一般的な方
法はバイポーラトランジスタのベースとI2Lトラ
ンジスタのベースを同時拡散で、また、バイポー
ラトランジスタのエミツタとI2Lトランジスタの
コレクタを同時拡散で形成する方法である。
法はバイポーラトランジスタのベースとI2Lトラ
ンジスタのベースを同時拡散で、また、バイポー
ラトランジスタのエミツタとI2Lトランジスタの
コレクタを同時拡散で形成する方法である。
第１図ないし第４図は従来の複合I2L集積回路
の製造工程を説明するために、各工程における半
導体基板の状態を断面図で示したものである。
の製造工程を説明するために、各工程における半
導体基板の状態を断面図で示したものである。
なお、各図の真中より右側にはI2Lトランジス
タの製造過程が示されており、左側にはバイポー
ラトランジスタの製造過程が示されている。この
第１図ないし第４図により、従来の複合I2L集積
回路の製造工程を説明する。
タの製造過程が示されており、左側にはバイポー
ラトランジスタの製造過程が示されている。この
第１図ないし第４図により、従来の複合I2L集積
回路の製造工程を説明する。
まず、第１図において、半導体基板１に埋込拡
散層２が形成され、その上にエピタキシヤル層３
が形成されている。さらに、バイポーラトランジ
スタのアイソレーシヨン層４がＰ形不純物拡散に
より形成されている。
散層２が形成され、その上にエピタキシヤル層３
が形成されている。さらに、バイポーラトランジ
スタのアイソレーシヨン層４がＰ形不純物拡散に
より形成されている。
次いで、第２図に示す工程に移行する。この第
２図の工程ではＮ形不純物拡散をエピタキシヤル
層３に形成することによりバイポーラトランジス
タのデイープコレクタ５と、I2Lトランジスタの
デイープカラー６を形成する。
２図の工程ではＮ形不純物拡散をエピタキシヤル
層３に形成することによりバイポーラトランジス
タのデイープコレクタ５と、I2Lトランジスタの
デイープカラー６を形成する。
次いで、第３図に示す工程に移行し、エピタキ
シヤル層において、Ｐ形不純物拡散層７を形成す
ることにより、バイポーラトランジスタのベース
７とI2Lトランジスタのインジエクタ９およびベ
ース８を形成する。
シヤル層において、Ｐ形不純物拡散層７を形成す
ることにより、バイポーラトランジスタのベース
７とI2Lトランジスタのインジエクタ９およびベ
ース８を形成する。
なお、この第３図で図示は省略されているが、
この第３図の工程では、拡散抵抗およびラテラル
PNPトランジスタのコレクタとエミツタなども
同時形成されるのが普通である。
この第３図の工程では、拡散抵抗およびラテラル
PNPトランジスタのコレクタとエミツタなども
同時形成されるのが普通である。
次に、第４図に示す工程に移行し、バイポーラ
トランジスタのベース７およびI2Lトランジスタ
のベース８の内部にＮ形不純物拡散により、バイ
ポーラトランジスタのエミツタ１０とI2Lトラン
ジスタのコレクタ１１を形成する。
トランジスタのベース７およびI2Lトランジスタ
のベース８の内部にＮ形不純物拡散により、バイ
ポーラトランジスタのエミツタ１０とI2Lトラン
ジスタのコレクタ１１を形成する。
以上は、コンタクトおよび電極配線工程を除い
た従来の複合形I2L集積回路の製造方法の概略で
あり、従来の複合形I2L集積回路の製造工程は、
通常のバイポーラ集積回路を製造する工程に準拠
しているため、比較的容易に複合形I2L集積回路
を製造できる利点がある。したがつて、この工程
により、複合形I2L集積回路を製造するのが最も
一般的である。
た従来の複合形I2L集積回路の製造方法の概略で
あり、従来の複合形I2L集積回路の製造工程は、
通常のバイポーラ集積回路を製造する工程に準拠
しているため、比較的容易に複合形I2L集積回路
を製造できる利点がある。したがつて、この工程
により、複合形I2L集積回路を製造するのが最も
一般的である。
しかし、同一工程で、バイポーラトランジスタ
とI2Lトランジスタを形成するため、I2Lトランジ
スタの特性を改善しようとすると、バイポーラト
ランジスタの特性は不十分となり、逆に、バイポ
ーラトランジスタの特性を改善しようとすると、
I2Lトランジスタの特性は不十分となる。
とI2Lトランジスタを形成するため、I2Lトランジ
スタの特性を改善しようとすると、バイポーラト
ランジスタの特性は不十分となり、逆に、バイポ
ーラトランジスタの特性を改善しようとすると、
I2Lトランジスタの特性は不十分となる。
すなわち、従来の製造方法における工程による
と、両者の要求特性は相反する。たとえば、I2L
トランジスタはフアンアウト、動作速度を十分保
証するためには、利得をできるだけ大きくする必
要がある。
と、両者の要求特性は相反する。たとえば、I2L
トランジスタはフアンアウト、動作速度を十分保
証するためには、利得をできるだけ大きくする必
要がある。
ところが、I2Lトランジスタの利得を高くする
ことは、I2Lトランジスタが逆動作であるため、
I2Lトランジスタとしての所定の利得を得るため
には、通常トランジスタとして利得は極端に高く
なり、数百から千位になることもある。
ことは、I2Lトランジスタが逆動作であるため、
I2Lトランジスタとしての所定の利得を得るため
には、通常トランジスタとして利得は極端に高く
なり、数百から千位になることもある。
その結果、バイポーラトランジスタのエミツタ
コレクタ間の耐圧は大巾に低くなり、通常10V以
下となることもある。
コレクタ間の耐圧は大巾に低くなり、通常10V以
下となることもある。
I2Lトランジスタのエミツタ領域の濃度を高く
すれば、キヤリヤの注入効率を改善することがで
き、ベース巾をそれ程狭めることなく、I2Lトラ
ンジスタの利得を高めることはできるが、やは
り、バイポーラトランジスタの耐圧は低下する傾
向にあることは変らない。
すれば、キヤリヤの注入効率を改善することがで
き、ベース巾をそれ程狭めることなく、I2Lトラ
ンジスタの利得を高めることはできるが、やは
り、バイポーラトランジスタの耐圧は低下する傾
向にあることは変らない。
これらの欠点を除去する方策として、ベース形
成やエミツタ形成またはその両方をI2Lトランジ
スタとバイポーラトランジスタの両者について
各々を別々に行つたり、I2Lトランジスタ部とバ
イポーラトランジスタ部の直下の埋込層の不純物
をそれぞれ拡散定数の異なる物に変えたりするな
どの工夫が提案されているが、いずれも効率を十
分に発揮させるためには、大巾に工程数が増加
し、コスト上昇を招来させている。
成やエミツタ形成またはその両方をI2Lトランジ
スタとバイポーラトランジスタの両者について
各々を別々に行つたり、I2Lトランジスタ部とバ
イポーラトランジスタ部の直下の埋込層の不純物
をそれぞれ拡散定数の異なる物に変えたりするな
どの工夫が提案されているが、いずれも効率を十
分に発揮させるためには、大巾に工程数が増加
し、コスト上昇を招来させている。
この発明は、上記従来の欠点を除去するために
なされたもので、I2L論理回路のI2Lトランジスタ
のベースとコレクタを各々アイソレーシヨン形成
時とデイープコレクタ形成時の拡散の際に形成す
ることにより、工程数を増加させることなく、バ
イポーラトランジスタとI2Lトランジスタの両特
性を満足させ得る複合形I2L集積回路を製造でき
る半導体装置の製造方法を提供することを目的と
する。
なされたもので、I2L論理回路のI2Lトランジスタ
のベースとコレクタを各々アイソレーシヨン形成
時とデイープコレクタ形成時の拡散の際に形成す
ることにより、工程数を増加させることなく、バ
イポーラトランジスタとI2Lトランジスタの両特
性を満足させ得る複合形I2L集積回路を製造でき
る半導体装置の製造方法を提供することを目的と
する。
以下、この発明の半導体装置の製造方法の実施
例について図面に基づき説明する。第５図ないし
第８図はそれぞれその一実施例を説明するための
工程説明図であり、各工程におけるウエハ断面の
状態を示している。なお、この第５図ないし第８
図において、左側にバイポーラ回路を形成するバ
イポーラトランジスタの形成過程を示し、右側に
I2L論理回路を形成するI2Lトランジスタの形成過
程を併設して示してある。
例について図面に基づき説明する。第５図ないし
第８図はそれぞれその一実施例を説明するための
工程説明図であり、各工程におけるウエハ断面の
状態を示している。なお、この第５図ないし第８
図において、左側にバイポーラ回路を形成するバ
イポーラトランジスタの形成過程を示し、右側に
I2L論理回路を形成するI2Lトランジスタの形成過
程を併設して示してある。
まず、第５図に示すように、Ｐ形基板１２にＮ
形埋込拡散１６を施し、その上に、Ｎ形エピタキ
シヤル層１３を成長させる。そして、バイポーラ
トランジスタ部において、素子間分離を行うため
に、エピタキシヤル層１３にＰ形拡散層１４を形
成する。
形埋込拡散１６を施し、その上に、Ｎ形エピタキ
シヤル層１３を成長させる。そして、バイポーラ
トランジスタ部において、素子間分離を行うため
に、エピタキシヤル層１３にＰ形拡散層１４を形
成する。
なお、このＰ形拡散層１４を形成する際に、同
時にI2Lトランジスタのベース１５とインジエク
タ１７を形成する。このＰ形拡散層１４がＰ形基
板１２に到達するまで十分熱処理を施しても、ベ
ース１５およびインジエクタ１７は埋込拡散層１
６の真上に形成されるために、それぞれは埋込拡
散層１６との間にPN接合を形成し、このPN接
合はＰ形基板１２とエピタキシヤル層１３との境
界よりほぼＮ形埋込層１６の上方拡散長だけ上方
に位置することになる。
時にI2Lトランジスタのベース１５とインジエク
タ１７を形成する。このＰ形拡散層１４がＰ形基
板１２に到達するまで十分熱処理を施しても、ベ
ース１５およびインジエクタ１７は埋込拡散層１
６の真上に形成されるために、それぞれは埋込拡
散層１６との間にPN接合を形成し、このPN接
合はＰ形基板１２とエピタキシヤル層１３との境
界よりほぼＮ形埋込層１６の上方拡散長だけ上方
に位置することになる。
次に、第６図に示す工程に移行し、バイポーラ
トランジスタにおけるエピタキシヤル層１３にデ
イープコレクタ１８、I2Lトランジスタにおける
デイープカラー１９、コレクタ２０をそれぞれ形
成するために、Ｎ形拡散を行う。
トランジスタにおけるエピタキシヤル層１３にデ
イープコレクタ１８、I2Lトランジスタにおける
デイープカラー１９、コレクタ２０をそれぞれ形
成するために、Ｎ形拡散を行う。
なお、このＮ形拡散の深度はその後の熱処理で
さらに拡散が進行することを考慮して、最終深度
より浅い深度で止めておく。
さらに拡散が進行することを考慮して、最終深度
より浅い深度で止めておく。
次に、第７図に示す工程に移り、バイポーラト
ランジスタにおけるエピタキシヤル層１３におい
てベース２１を形成するために、Ｐ形拡散を行
う。
ランジスタにおけるエピタキシヤル層１３におい
てベース２１を形成するために、Ｐ形拡散を行
う。
さらに、第８図に示すように、バイポーラトラ
ンジスタのベース２１のＰ形拡散層に、エミツタ
２２を形成するために、Ｎ形拡散を行う。このエ
ミツタ２２のＮ形拡散層の拡散深度はその後に行
う熱処理でさらに拡散が進行し、必要以上にベー
ス幅が狭まり、バイポーラトランジスタの耐圧が
低下することがないように、また、極端に利得が
小さくなりすぎないように、考慮した適当な値に
とめておくことが必要である。
ンジスタのベース２１のＰ形拡散層に、エミツタ
２２を形成するために、Ｎ形拡散を行う。このエ
ミツタ２２のＮ形拡散層の拡散深度はその後に行
う熱処理でさらに拡散が進行し、必要以上にベー
ス幅が狭まり、バイポーラトランジスタの耐圧が
低下することがないように、また、極端に利得が
小さくなりすぎないように、考慮した適当な値に
とめておくことが必要である。
最後に、I2Lトランジスタの利得が所定の値に
納まるように、熱処理によつてコントロールす
る。
納まるように、熱処理によつてコントロールす
る。
なお、バイポーラトランジスタの利得はI2Lト
ランジスタの利得に重点をおくため、高精度の制
御は困難であるが、通常、バイポーラのトランジ
スタの利得はI2Lトランジスタの利得ほど高精度
の制御を必要としないように回路設計されている
のが普通であるので、あらかじめI2Lトランジス
タと、バイポーラトランジスタの相互の相関を把
握しておき、バイポーラトランジスタの利得が所
定の範囲に入るようにすれば十分である。
ランジスタの利得に重点をおくため、高精度の制
御は困難であるが、通常、バイポーラのトランジ
スタの利得はI2Lトランジスタの利得ほど高精度
の制御を必要としないように回路設計されている
のが普通であるので、あらかじめI2Lトランジス
タと、バイポーラトランジスタの相互の相関を把
握しておき、バイポーラトランジスタの利得が所
定の範囲に入るようにすれば十分である。
以上説明したように、上記実施例では、I2Lト
ランジスタのベースおよびコレクタをバイポーラ
トランジスタの各々ベースおよびエミツタ形成時
の拡散ではなく、それぞれアイソレーシヨン形成
時およびデイープコレクタ形成時の拡散の際に形
成するため、バイポーラトランジスタのベースお
よびエミツタの接合深度がI2Lトランジスタのそ
れぞれベースおよびコレクタ２０の接合深度によ
る制約を受けることなく、自由に制御できる。
ランジスタのベースおよびコレクタをバイポーラ
トランジスタの各々ベースおよびエミツタ形成時
の拡散ではなく、それぞれアイソレーシヨン形成
時およびデイープコレクタ形成時の拡散の際に形
成するため、バイポーラトランジスタのベースお
よびエミツタの接合深度がI2Lトランジスタのそ
れぞれベースおよびコレクタ２０の接合深度によ
る制約を受けることなく、自由に制御できる。
これにより、I2Lトランジスタの利得を高める
ことによつて、バイポーラトランジスタの耐圧が
損われることがなく、かつ工程数も増加しないた
め、高性能の複合形I2L集積回路を低コストで製
造できる利点を有する。
ことによつて、バイポーラトランジスタの耐圧が
損われることがなく、かつ工程数も増加しないた
め、高性能の複合形I2L集積回路を低コストで製
造できる利点を有する。
以上詳述したように、この発明の半導体装置の
製造方法によれば、I2L論理回路を形成するI2Lト
ランジスタのベースおよびコレクタをそれぞれア
イソレーシヨン形成時およびデイープコレクタ形
成時の拡散の際に形成するようにしたので、複合
形I2L集積回路を従来と同様の単純な工程で製造
コストを増加させることなく、高耐圧化できる。
これにともない、外部回路を高圧で駆動する回路
を内蔵した複合形I2L回路を廉価に製造できる利
点を有する。
製造方法によれば、I2L論理回路を形成するI2Lト
ランジスタのベースおよびコレクタをそれぞれア
イソレーシヨン形成時およびデイープコレクタ形
成時の拡散の際に形成するようにしたので、複合
形I2L集積回路を従来と同様の単純な工程で製造
コストを増加させることなく、高耐圧化できる。
これにともない、外部回路を高圧で駆動する回路
を内蔵した複合形I2L回路を廉価に製造できる利
点を有する。
第１図ないし第４図はそれぞれ半導体装置の製
造方法を説明するための工程図、第５図ないし第
８図はそれぞれこの発明の半導体装置の製造方法
の一実施例を説明するための工程説明図である。 １２……半導体基板、１３……エピタキシヤル
層、１４……Ｐ形拡散層、１５，２１……ベー
ス、１６……埋込拡散層、１７……インジエク
タ、１８……デイープコレクタ、１９……デイー
プカラー、２０……コレクタ、２２……エミツ
タ。
造方法を説明するための工程図、第５図ないし第
８図はそれぞれこの発明の半導体装置の製造方法
の一実施例を説明するための工程説明図である。 １２……半導体基板、１３……エピタキシヤル
層、１４……Ｐ形拡散層、１５，２１……ベー
ス、１６……埋込拡散層、１７……インジエク
タ、１８……デイープコレクタ、１９……デイー
プカラー、２０……コレクタ、２２……エミツ
タ。
Claims (1)
- １ 第１導電形半導体基板を準備する工程と、該
基板のバイポーラトランジスタ形成領域とI2Lト
ランジスタ形成領域とに第２導電形不純物を拡散
することにより埋込層を形成する工程と、該埋込
層を含む基板上に第２導電形エピタキシヤル層を
成長させる工程と、第１導電形不純物を選択的に
拡散することにより前記バイポーラトランジスタ
形成領域と前記I2Lトランジスタ形成領域との前
記第２導電形エピタキシヤル層を分離する素子間
分離層と前記I2Lトランジスタのベース及びイン
ジエクタとを同時に形成する工程と、第２導電形
不純物を選択的に拡散することにより前記バイポ
ーラトランジスタのデイープコレクタと前記I2L
トランジスタのデイープカラー及びコレクタとを
同時に形成する工程と、第１導電形不純物及び第
２導電形不純物をそれぞれ選択的に拡散すること
により前記バイポーラトランジスタのベース及び
エミツタを形成する工程とを備えてなることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55135767A JPS5762552A (en) | 1980-10-01 | 1980-10-01 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55135767A JPS5762552A (en) | 1980-10-01 | 1980-10-01 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5762552A JPS5762552A (en) | 1982-04-15 |
| JPH0216018B2 true JPH0216018B2 (ja) | 1990-04-13 |
Family
ID=15159382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55135767A Granted JPS5762552A (en) | 1980-10-01 | 1980-10-01 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5762552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106412A (ja) * | 1990-08-27 | 1992-04-08 | Sumitomo Electric Ind Ltd | 光フアイバジヤイロ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH063515U (ja) * | 1992-01-28 | 1994-01-18 | 三菱マテリアル株式会社 | 切削工具 |
| JPH0567415U (ja) * | 1992-02-17 | 1993-09-07 | 三菱マテリアル株式会社 | 切削工具 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338990A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Iil semiconductor device |
| JPS59134B2 (ja) * | 1977-12-07 | 1984-01-05 | 三菱電機株式会社 | 半導体集積回路装置 |
-
1980
- 1980-10-01 JP JP55135767A patent/JPS5762552A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106412A (ja) * | 1990-08-27 | 1992-04-08 | Sumitomo Electric Ind Ltd | 光フアイバジヤイロ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5762552A (en) | 1982-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5066602A (en) | Method of making semiconductor ic including polar transistors | |
| JPH05121678A (ja) | モノリシツク半導体装置及びその製造方法 | |
| US3930909A (en) | Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth | |
| US4199380A (en) | Integrated circuit method | |
| US3547716A (en) | Isolation in epitaxially grown monolithic devices | |
| US3617827A (en) | Semiconductor device with complementary transistors | |
| JP2950577B2 (ja) | ＢｉＣＭＯＳ半導体集積回路の製造方法 | |
| US3956035A (en) | Planar diffusion process for manufacturing monolithic integrated circuits | |
| US4481707A (en) | Method for the fabrication of dielectric isolated junction field effect transistor and PNP transistor | |
| JPH0216018B2 (ja) | ||
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| KR930010119B1 (ko) | 상보형 쌍극 트랜지스터 | |
| JPH0526342B2 (ja) | ||
| JP3877459B2 (ja) | 半導体装置の製造方法 | |
| JP2687489B2 (ja) | 半導体装置 | |
| KR900000816B1 (ko) | I^2l소자의 제조방법 | |
| KR0121178B1 (ko) | 트랜지스터 제조방법 | |
| JP2830052B2 (ja) | 半導体装置の製造方法 | |
| JPS6255317B2 (ja) | ||
| JPS60180138A (ja) | 半導体装置 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JP2932076B2 (ja) | 半導体装置の製造方法 | |
| JPS6211511B2 (ja) | ||
| JPH0138378B2 (ja) | ||
| JPS63293974A (ja) | 半導体装置及びその製造方法 |