JPH02162914A - ディジタル信号処理プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はディジタル信号処理プロセッサに関するもの
である。

〔従来の技術〕

第４図は例えば１９８６年音響・音声・信号処理国際会
議（ＩＣＡＳＳＰ８６）論文集Ｐ４０１’Ａ３０ＮＳ　
　ＦＬＯＡＴＩＮＧ−ＰＯＩＮＴ５ＩＧＮＡＬ　　ＰＲ
ＯＣＥＳＳＯＲＶＬＳＩ”ｌ：記載された従来のディジ
タル信号処理プロセッサの構成を示す簡略化されたブロ
ック図である。

図において、（１）は命令語を記憶させる命令メモリ、
（２）は命令メモリ（１）のアドレスを出力パス（５１
）に出力するプログラム・カウンタ、（３）は命令メモ
リ（１）から出力パス（５２）を介して供給された命令
語を解読しプログラムφカウンタ（２）および演算部等
に出力パス（５３）を介して制御信号を出力する命令実
行制御部、（４）は演算データを記憶させる内部データ
メモリ、（５）は内部データメモリ（４）からの読出し
データが出力パス（５４）を介して転送されるデータバ
ス、（６）はデータバス（５）から出力パス（５５）を
介して供給された入力データに対して乗算を行う乗算器
、（７）は累算を行うアキュムレータ１．（８）は累算
結果を保持する累算用レジスタ、（９）は同一命令を複
数回繰り返すためのリピートカウンタである。

（６３）はリピートカウンタ（９）とデータバス（５）
とを接続する入出力バス、（６４）は乗算器（６）から
出力パス（５６）を介して供給されたデータとデータバ
ス（５）から出力パス（５７）を介して供給されたデー
タを入力しアキュムレータ（７）へ出力データを出力パ
ス（５８）を介して供給するセレクタ、（６５）はデー
タバス（５）から出力パス（５９）を介して供給された
出力データと累算用レジスタ（８）から出力パス（６０
）を介して供給された出力データを入力しアキュムレー
タへ出力データを出力パス（６１）を介して供給するセ
レクタ、（６６）はリピートカウンタ（９）の制御信号
を伝送する出力パスである。

次に動作について説明する。プログラムφカウンタ（２
）から出力パス（５１）を介して出力されたアドレスに
より、命令メモリ（１）から読出された命令語を出力パ
ス（５２）を介して命令実行制御部（３）に入力する。

命令実行制御部（３）は解読した命令に基づいて、各部
へ出力パス（５３）を介して制御信号を送り、動作を制
御する。

内部データメモリ（４）は出力パス（５４）を介してデ
ータバス（５）へ最大２つのデータを読出し、乗算器（
６）はデータバス（５）から出力パス（５５）を介して
供給された２入力データに対しての乗算結果を出力デー
タとして出力する。

セレクタ（６４）は乗算器（５）から出力パス（５６）
を介して供給された出力データ及びデータ・パス（５）
から出力パス（５７）を介して供給された出力データの
いずれか一方を選択する。

また、セレクタ（６５）はデータ参バス（５）から出力
パス（５９）を介して供給された出力データ及び累算用
レジスタ（８）から出力パス（６０）を介して供給され
た出力データのいずれか一方を選択する。

アキュムレータ（７）は上記セレクタ（６４）から出力
パス（５８）を介して供給された出力データとセレクタ
（６５）から出力パス（６１）を介して供給された出力
データとの加算演算を行い、その演算結果を出力パス（
６２）を介して累算用レジスタ（８）へ書込む。

なお、上記累算等の同一命令は、入出力パス（６３）を
介して供給されたデータバス（５）の出力データにより
、リピート・カウンタ（９）に設定された回数を繰り返
すことができる。

この構成に従って、第５図のデータ関連図に示すあるデ
ータ列のブロックＡとＭ個の探索対象ブロックの中から
最小歪となるブロックを検出する場合の動作を第６図の
フローチャート図に示す。

歪量は（１）式で計算する。

ｄｋ−Σ　（ｙｈｈ−Ｘｂ　）　”　　　　　　　”’
　（１）＆−１ ここでニ ブロックＡ Ｘ鐸　（Ｘ１１Ｘ２　・・・＋ｘｗ） 探索対象ブロック Ｖｈ　””　　（５’１＋　　Ｖｈ：＋　　”’＊　　
ｙｉ）ｋ纏１〜Ｍ Ｍ及びＷは固定整数値。

すなわち、各ブロックのデータメモリ（４）から読出さ
れたｘｋｎ）’ｌｈの出力データに対し、デ−タの数だ
け累算実行を行い（ステップ５Ｔ６−１．６−２）、各
ブロックとの歪をＭ個すべて求めた後、歪比較を行い、
最小歪及び最小歪となるブロック番号を求める（ステッ
プ５Ｔ６−３）。

この場合、第４図に示す構成のディジタル信号処理プロ
セッサは、積和演算を１マシンサイクルで行うため、演
算処理量は第７図に示すように、積和演算処理に（Ｗｘ
Ｍ）回、さらに最小歪及び最小歪となるブロックの番号
を求めるために比較及び更新処理にＭ回要する。その結
果、１マシンサイクルをｔとすると処理時間はｔ　Ｘ　
（ＭＸＷ＋Ｍ）となる。

〔発明が解決しようとする課題〕

従来のディジタル信号処理プロセッサは以上のように構
成されているので、たとえば、あるデータ列のブロック
とＭ個の探索対象ブロックの中から最小歪となるブロッ
クを検出する場合、Ｍ個の全ブロックに対する歪を求め
、さらに歪を比較し、最小歪のブロック番号（位置）の
検出を行うため、所要演算量が非常に多く、処理時間が
かかるという問題点があった。

この発明は上記のような問題点を解消することを課題に
なされたもので、歪演算の回数をへらすと同時に最小歪
、最小歪を生じたブロックの番号を出力することで、演
算量を減らし、処理時間の効率化を図るディジタル信号
処理プロセッサを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るディジタル信号処理プロセッサは、最小
歪を保持する最小歪レジスタと、前記最小歪を生じたブ
ロックの番号を保持する最小歪位置レジスタと、現在の
歪演算を行なっているブロックの番号を保持するブロッ
ク・カウンタと、最小歪をＭ個（Ｍは正の整数）のデー
タ列のブロックの中から検出する際、Ｍ個の内のに番目
（ｋは１≦ｋ≦Ｍの整数）のブロックとの歪計算実行時
、アキュムレータの出力と前記最小歪レジスタの値を毎
サイクル比較する比較器と、累算実行中に前記アキュム
レータの出力が前記最小歪レジスタの値を越えた時点で
累算を中止し次命令又は指定番地の命令へ進み、累算が
正常に終了した場合は前記累算用レジスタの値を前記最
小歪レジスタの値に書き込むことにより、Ｍ個のブロッ
クの内のｋ番地目のブロックまでの最小歪を保持するこ
とを、命令メモリからの所定の命令語により可能とした
命令実行制御部とを具備したものである。

〔作用〕 この発明におけるディジタル信号処理プロセッサは、累
算時、毎サイクル累算データと最小歪を比較し、最小歪
を越えた時点で累算を強制終了し、累算が正常に終了し
たブロックに対しては最小歪の更新及びブロック番号の
更新を行うことにより、所要演算量を減らし処理時間を
効率良くする。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図はこの発明によるディジタル信号処理プロセッサの概
略を示すブロック図であり、前記第４図と同一または相
当部分には同一符号を付して重複説明を省略する。

第１図において、（１０）は最小歪を保持する最小歪レ
ジスタ、（１１）は最小歪レジスタ（１０）の値とアキ
ュムレータ（７）の出力を比較し比較結果を命令実行制
御部（３）に出力する比較器、（１２）は現在累算を行
っているブロックの番号を示すブロックカウンタ、（１
３）は最小歪となったブロックの番号を保持する最小歪
位置レジスタである。

（１θ１）はデータバス（５）とブロックカウンタ（１
２）間の入出力パス、（１０２）は最小歪位置レジスタ
（１３）からデータバス（５）への出力バス、（１０３
）は命令実行制御部（３）からブロックカウンタ（１２
）へインクリメント制御信号を供給する出力パス、（１
０４）は比較器（１１）の比較結果を命令実行制御部（
３）へ通知する出力バス、（１０５）はアキュムレータ
（７）の出力データを比較器（１１）へ供給する出力バ
ス、（１０６）は最小歪レジスタ（１０）のデータを比
較器（１１）へ供給する出力バス、（１０７）は累算用
レジスタ（８）から最小歪レジスタ（１０）への更新パ
ス、（１０８）はブロツクカウンタ（１２）から最小歪
位置レジスタ（１３）への更新パスである。

第２図は前記第１図の構成のディジタル信号処理プロセ
ッサを用いて、あるブロックと最小歪となるＭ個のブロ
ック内の歪およびブロック番号を求める動作を説明する
フローチャート図である。

いま、プログラムカウンタ（２）から出力されたアドレ
スにより、命令メモリ（１）から命令語が読み出されて
命令実行制御部（３）に出力パス（５２）を介して入力
される。命令実行制御部（３）により解読された命令は
各部へ制御信号を送り、動作を制御する。

解読された命令が差分絶対値累算・積和等の累算をとも
なう最小歪検出を行う命令の場合、データメモリ（４）
からデータバス（５）への読出しデータの転送、データ
バス（５）から最大２個の出力データの演算器（６）へ
の転送、アキュムレータ（７）による演算器（６）の出
力データ及び累算用レジスタ（８）の出力データとの累
算結果の転送を行う（ステップ５Ｔ２−１）。

一方、アキュムレータ（７）の出力パス（６２）から分
枝された出力パス（１０５）を介して供給される累算結
果と最小歪レジスタ（１０）から出力バス（１０Ｂ）を
介して供給される出力データを比較器（１１）により毎
サイクル比較する（ステップ５Ｔ２−２）。

比較器（１１）における比較結果は毎サイクル、命令実
行制御部（３）に転送され、アキュムレータ（７）の累
算結果が最小歪レジスタ（１０）の値より大きい場合、
つまり、ＹＥＳの場合には、累算を中止し、リピートカ
ウンタ（９）を“θ″にクリアすると同時に命令実行制
御部（３）からのインクリメント制御信号でブロック・
カウンタ（１２）の値をインクリメントし、次の命令へ
進む（ステップ５Ｔ２−３．２−４）。

リピートカウンタ（９）に設けられた回数、累算を実行
し、累算が正常に終了した場合、累算用レジスタ（８）
の値の最小歪レジスタ（１０）への書込み更新（ステッ
プ５Ｔ２−５）　、ブロックカウンタ（１２）の値の最
小歪位置レジスタ（１３）への書込み更新（ステップ５
Ｔ２−６）およびブロックカウンタ（１２）のインクリ
メント制御信号（１０３）による制御を行う（ステップ
５７２−７）。

上記の処理動作により、あるデータ列のブロックＡとＭ
個の探索対象ブロックｙ１の中から最小歪となるブロッ
クを検出する場合、ｋ番目のブロックが累算を行う回数
をＷｋ　（Ｗｍは１≦Ｗｋ≦Ｗの整数）とすると、積和
演算処理は（ΣＷｈ）翫・１ 回、最小歪及び最小歪となるブロックの番号は累算と同
時に求められる。このため、この最小歪及び最小歪とな
るブロックの番号を求める比較及び更新処理が不要とな
り、演算処理時間は第３図に示すようにｔＸ（ΣＷ、）
のみに短縮される。

１■１ なお、上記実施例は歪計算に差分２乗和を用いたが差分
絶対値や内積を使用してよい。

また、比較器による判定基準は「アキュムレータの累算
出力が最小歪レジスタの値を越えたら」としたが、［ア
キュムレータの累算出力が最小歪レジスタの値を越える
か等しくなったら」としてもよい。

〔発明の効果〕

以上のように、この発明によれば、ブロック間の歪計算
時、毎サイクル最小歪と比較しさらに最小歪となるブロ
ックの番号を保持するように構成したので、無駄な演算
を省くことができ所要演算量を効果的に抑え処理時間の
効率化を図ることができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタル信号処理
プロセッサのブロック図、第２図は第１図例におけ・る
最小歪検出の動作を示すフローチャート図、第３図はこ
の発明における歪演算量を示す図、第４図は従来のディ
ジタル信号処理プロセッサのブロック図、第５図はデー
タ関連図、第６図は第４図例における最小歪検出の動作
を示すフローチャート図、第７図は従来例における歪演
算量を示す図である。 図において、（１）は命令メモリ、（３）は命令実行制
御部、（４）はデータメモリ、（６）は演算器、（７）
はアキュムレータ、（８）は累算用レジスタ、（１０）
は最小歪レジスタ、（１１）は比較器、（１２）はブロ
ックカウンタ、（１３）は最小歪位置レジスタである。 代理人　弁理士　大　岩　増　雄 （外２名） 二０舒哨の動ず乍と示すフローチャート図第２図 コｖ　４１　ａ　、ｌのテ１〉クルイｉ　＋　Ｑ　理ア
０セーノブのフ゛ａｖりｎ１間 二の発Ｉｌ／］ｌ二よるｌ［ｆε子４図第３図 従モの省ゾクルｆνＬひ鯉プ０セップｎブロック図第 図 を芝釆ｆ？グの會力ｆ乍を示すフローチ困第８図第６図 探禾１０９りｖ；　＝　（’１１ｊ＋、−、ソｒｗ）を
二ｊ　〜Ｈ デークフ゛ロック／１Ｎ−夏図 第 図 従棄イ９Ｉｌｌ：ｊ３歪ル寅ｆ乞示す図画 図 手続補正書（自発） −・１５ 平成年 月 日 ５、補正の対象 明細書の発明の詳細な説明の欄。

Claims (1)

1. 【特許請求の範囲】 種々の内部動作を指示する命令語を予め記憶させた命令
   メモリと、 演算データを記憶する内部データメモリと、前記内部デ
   ータメモリから読み出される１個以上のデータに対し前
   記命令メモリから読み出された命令語に従って種々の演
   算を行う演算器と、前記演算器の出力を累算するアキュ
   ムレータと、前記アキュムレータの出力を保持する累算
   用レジスタと、 最小歪を保持する最小歪レジスタと、 前記最小歪を生じたブロックの番号を保持する最小歪位
   置レジスタと、 現在の歪演算を行なっているブロックの番号を保持する
   ブロック・カウンタと、 最小歪をＭ個（Ｍは正の整数）のデータ列のブロックの
   中から検出する際、Ｍ個の内のｋ番目（ｋは１≦ｋ≦Ｍ
   の整数）のブロックとの歪計算実行時、前記アキュムレ
   ータの出力と前記最小歪レジスタの値を毎サイクル比較
   する比較器と、累算実行中に前記アキュムレータの出力
   が前記最小歪レジスタの値を越えた時点で累算を中止し
   次命令又は指定番地の命令へ進み、累算が正常に終了し
   た場合は前記累算用レジスタの値を前記最小歪レジスタ
   の値に書き込むことにより、Ｍ個のブロックの内のｋ番
   地目のブロックまでの最小歪を保持することを、前記命
   令メモリからの所定の命令語により可能とした命令実行
   制御部と、を備えたディジタル信号処理プロセッサ。