JPH021630Y2 - - Google Patents
Info
- Publication number
- JPH021630Y2 JPH021630Y2 JP1984179738U JP17973884U JPH021630Y2 JP H021630 Y2 JPH021630 Y2 JP H021630Y2 JP 1984179738 U JP1984179738 U JP 1984179738U JP 17973884 U JP17973884 U JP 17973884U JP H021630 Y2 JPH021630 Y2 JP H021630Y2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- output
- microprocessors
- signal
- alternating signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Multi Processors (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、２重化したマイクロプロセツサに関
し、特に互いのマイクロプロセツサ側の故障等を
検知し合い、常に安全側に出力するようにした２
重系マイクロプロセツサのフエイルセール回路に
関する。
し、特に互いのマイクロプロセツサ側の故障等を
検知し合い、常に安全側に出力するようにした２
重系マイクロプロセツサのフエイルセール回路に
関する。
従来の技術
従来においては、特に安全性が要求される鉄道
信号系や原子炉制御系等においてマイクロプロセ
ツサを使用する場合、マイクロプロセツサの故障
等を検出する方法として同一のマイクロプロセツ
サを２台用い、すなわち、マイクロプロセツサを
２重系にして、各マイクロプロセツサにはそれぞ
れ出力回路を設け、該出力回路からの信号のアン
ド条件を取つて出力することによりマイクロプロ
セツサの異常動作等を検出するようにしていた。
信号系や原子炉制御系等においてマイクロプロセ
ツサを使用する場合、マイクロプロセツサの故障
等を検出する方法として同一のマイクロプロセツ
サを２台用い、すなわち、マイクロプロセツサを
２重系にして、各マイクロプロセツサにはそれぞ
れ出力回路を設け、該出力回路からの信号のアン
ド条件を取つて出力することによりマイクロプロ
セツサの異常動作等を検出するようにしていた。
考案が解決しようとする問題点
しかし、上記従来の方法では、各マイクロプロ
セツサに対してそれぞれ出力回路を用いていたの
で、すなわち出力回路をマイクロプロセツサの数
だけ使用していたので、それだけ故障率が発生し
やすく、またコストも高いものとなるという問題
点を有していた。
セツサに対してそれぞれ出力回路を用いていたの
で、すなわち出力回路をマイクロプロセツサの数
だけ使用していたので、それだけ故障率が発生し
やすく、またコストも高いものとなるという問題
点を有していた。
本考案は、上述の点に着目してなされたもの
で、マイクロプロセツサの異常動作等を確実に検
出できるとともに、信頼性が高く、低価格の２重
系マイクロプロセツサのフエイルセール回路を提
供することを目的とする。
で、マイクロプロセツサの異常動作等を確実に検
出できるとともに、信頼性が高く、低価格の２重
系マイクロプロセツサのフエイルセール回路を提
供することを目的とする。
問題点を解決するための手段
上記問題点は、本考案によれば、同一処理機能
を有する２つのマイクロプロセツサと、該各マイ
クロプロセツサからの信号を出力する１つの出力
回路とで構成することにより解決される。
を有する２つのマイクロプロセツサと、該各マイ
クロプロセツサからの信号を出力する１つの出力
回路とで構成することにより解決される。
実施例
以下、本考案を図面に示す実施例に基き説明す
る。
る。
第１図において、１及び２は同一の処理を行な
うマイクロプロセツサで、マイクロプロセツサ１
は交番信号データDsを入出力ドライバ３に、読
み込み信号データRDsを選択器８に出力し、マイ
クロプロセツサ２は書込み信号データWRsを選
択器６に出力するようになつている。
うマイクロプロセツサで、マイクロプロセツサ１
は交番信号データDsを入出力ドライバ３に、読
み込み信号データRDsを選択器８に出力し、マイ
クロプロセツサ２は書込み信号データWRsを選
択器６に出力するようになつている。
前記入出力ドライバ３からの出力データは、複
数のラツチレジスタR1…Roにそれぞれ入力する。
ラツチレジスタR1…Roは、マイクロプロセツサ
２からの書込み信号データWRsを選択器６を介
して書込み信号WR1…WRoに変換し、該書込み
信号WR1…WRnによりマイクロプロセツサ１か
らの交番信号データDsを取込む。ドライバD1…
Doは各ラツチレジスタR1…Roに対応して設けら
れ、ラツチレジスタR1…Roからの出力信号（交
番信号）を増幅して出力するドライバであり、前
記マイクロプロセツサ１からの読み込み信号RD1
…RDoにより、それに対応するラツチレジスタ
R1…Roからの出力信号を取込むようになつてい
る。ドライバD1…Doの出力はラツチレジスタR1
…Roの内容をマイクロプロセツサ１及び２にフ
イードバツクしており、各マイクロプロセツサ
１，２側の異常を互いに検出するようになつてい
る。１１はマイクロプロセツサ１及び２の出力回
路であつて、前記ラツチレジスタR1…Roとドラ
イバD1…Doとで構成されている。7R1a1…7Roao）
は前記ラツチレジスタR1…Roの各出力端子に接
続されており、そこから出力される交番信号を増
幅する増幅器でトランス8R1a1…8Roaoを介して
絶縁され、整流器9R1a1…9Roaoによつて交番信
号は直流に整流されてリレー10R1a1…10Roaoを
作動するようになつている。このリレー10R1a1
…10Roaoの出力により、たとえば鉄道用の信号
機等を作動するようになつており、すなわち、リ
レー10R1a1…10Roaoの接点がメイクしている時
は信号機を青に現示するようになつているが、リ
レー10R1a1…10Roaoが落下した時は信号機は赤
を現示するようにし、マイクロプロセツサ１，２
のいずれかの側に異常が発生したときはリレー
10R1a1…10Roaoが常に落下し、安全側に働くよ
う作動する。
数のラツチレジスタR1…Roにそれぞれ入力する。
ラツチレジスタR1…Roは、マイクロプロセツサ
２からの書込み信号データWRsを選択器６を介
して書込み信号WR1…WRoに変換し、該書込み
信号WR1…WRnによりマイクロプロセツサ１か
らの交番信号データDsを取込む。ドライバD1…
Doは各ラツチレジスタR1…Roに対応して設けら
れ、ラツチレジスタR1…Roからの出力信号（交
番信号）を増幅して出力するドライバであり、前
記マイクロプロセツサ１からの読み込み信号RD1
…RDoにより、それに対応するラツチレジスタ
R1…Roからの出力信号を取込むようになつてい
る。ドライバD1…Doの出力はラツチレジスタR1
…Roの内容をマイクロプロセツサ１及び２にフ
イードバツクしており、各マイクロプロセツサ
１，２側の異常を互いに検出するようになつてい
る。１１はマイクロプロセツサ１及び２の出力回
路であつて、前記ラツチレジスタR1…Roとドラ
イバD1…Doとで構成されている。7R1a1…7Roao）
は前記ラツチレジスタR1…Roの各出力端子に接
続されており、そこから出力される交番信号を増
幅する増幅器でトランス8R1a1…8Roaoを介して
絶縁され、整流器9R1a1…9Roaoによつて交番信
号は直流に整流されてリレー10R1a1…10Roaoを
作動するようになつている。このリレー10R1a1
…10Roaoの出力により、たとえば鉄道用の信号
機等を作動するようになつており、すなわち、リ
レー10R1a1…10Roaoの接点がメイクしている時
は信号機を青に現示するようになつているが、リ
レー10R1a1…10Roaoが落下した時は信号機は赤
を現示するようにし、マイクロプロセツサ１，２
のいずれかの側に異常が発生したときはリレー
10R1a1…10Roaoが常に落下し、安全側に働くよ
う作動する。
作 用
本考案に係る回路全体の動作を説明すれば、た
とえばマイクロプロセツサ１側が異常である場合
は、マイクロプロセツサ１の交番信号データDs
はラツチレジスタR1…Roに書込まれるが、それ
と同時にドライバD1…Do及びドライバ３及び４
を介してマイクロプロセツサ１及び２にフイーバ
ツクされる。そしてマイクロプロセツサ１と２は
同一処理を行なう機能を有しているので、マイク
ロプロセツサ１側の異常信号をマイクロプロセツ
サ２が検出すると、マイクロプロセツサ１側の異
常を検出したマイクロプロセツサ２は、書込信号
データWRsの出力を止める。したがつてラツチ
レジスタR1…Roには書込信号WR1…WRoが入力
されないのでラツチレジスタR1…Roは固定化さ
れ、交番信号R1a1…Roaoは出力されず、リレー
10R1a1…10Roaoは落下する。
とえばマイクロプロセツサ１側が異常である場合
は、マイクロプロセツサ１の交番信号データDs
はラツチレジスタR1…Roに書込まれるが、それ
と同時にドライバD1…Do及びドライバ３及び４
を介してマイクロプロセツサ１及び２にフイーバ
ツクされる。そしてマイクロプロセツサ１と２は
同一処理を行なう機能を有しているので、マイク
ロプロセツサ１側の異常信号をマイクロプロセツ
サ２が検出すると、マイクロプロセツサ１側の異
常を検出したマイクロプロセツサ２は、書込信号
データWRsの出力を止める。したがつてラツチ
レジスタR1…Roには書込信号WR1…WRoが入力
されないのでラツチレジスタR1…Roは固定化さ
れ、交番信号R1a1…Roaoは出力されず、リレー
10R1a1…10Roaoは落下する。
次にマイクロプロセツサ２側が故障していて異
常信号を出力した場合は、入出力ドライバ３を介
してマイクロプロセツサ１側がその異常信号を検
出し、そしてマイクロプロセツサ１は異常信号を
検出した時、交番信号データDsの出力を止める。
したがつてラツチレジスタR1…Roにはマイクロ
プロセツサ１からの交番信号データDsは入力さ
れず、すなわちたとえば真理値“０”というデー
タをラツチレジスタR1…Roに入力させることに
よりラツチレジスタR1…Roを固定化し、交番信
号R1a1…Roaoを出力しないようにすることによ
り、リレーR1a1…Roaoを落下させる。
常信号を出力した場合は、入出力ドライバ３を介
してマイクロプロセツサ１側がその異常信号を検
出し、そしてマイクロプロセツサ１は異常信号を
検出した時、交番信号データDsの出力を止める。
したがつてラツチレジスタR1…Roにはマイクロ
プロセツサ１からの交番信号データDsは入力さ
れず、すなわちたとえば真理値“０”というデー
タをラツチレジスタR1…Roに入力させることに
よりラツチレジスタR1…Roを固定化し、交番信
号R1a1…Roaoを出力しないようにすることによ
り、リレーR1a1…Roaoを落下させる。
なお、マイクロプロセツサ１及び２による信号
の異常の検出は、フイードバツクされた信号と先
にそれぞれのマイクロプロセツサ内に用意されて
いる交番信号データとの排他的論理和を取ること
による照合により行われる。
の異常の検出は、フイードバツクされた信号と先
にそれぞれのマイクロプロセツサ内に用意されて
いる交番信号データとの排他的論理和を取ること
による照合により行われる。
次に第２図及び第３図に基づいて、上記動作の
過程について説明する。
過程について説明する。
たとえば、ラツチレジスタR1から出力される
１つの交番信号R1a1の内容が“１”（以下交番信
号“１”と記す）の場合について述べる。マイク
ロプロセツサ１から出力される前記交番信号
R1a1に対応した“１”の内容の交番信号データ
Ds1の“Ｈ”状態は、入出力ドライバ３が出力側
に駆動されマイクロプロセツサ２から書き込みデ
ータ信号WRsが出されて選択器７からラツチレ
ジスタR1への書き込み信号WR1が出されると、
ラツチレジスタR1の該当ビツトにラツチされる。
次にラツチレジスタR1に前記“Ｈ”状態がラツ
チされた後、交番信号の半周期１／2Ta後に書き
込み信号WR1がラツチレジスタR1に入力される
と、ラツチレジスタR1には“１”の内容の交番
信号データDs1の“Ｌ”状態がラツチされ、この
状態が１／2Ta間続く。以上の動作が交番信号デ
ータの周期Taで繰返される。従つて、ラツチレ
ジスタR1の交番信号R1a1該当出力端子からは、
交番信号データDs1の“１”の内容に対応した交
番信号“１”が出力される。
１つの交番信号R1a1の内容が“１”（以下交番信
号“１”と記す）の場合について述べる。マイク
ロプロセツサ１から出力される前記交番信号
R1a1に対応した“１”の内容の交番信号データ
Ds1の“Ｈ”状態は、入出力ドライバ３が出力側
に駆動されマイクロプロセツサ２から書き込みデ
ータ信号WRsが出されて選択器７からラツチレ
ジスタR1への書き込み信号WR1が出されると、
ラツチレジスタR1の該当ビツトにラツチされる。
次にラツチレジスタR1に前記“Ｈ”状態がラツ
チされた後、交番信号の半周期１／2Ta後に書き
込み信号WR1がラツチレジスタR1に入力される
と、ラツチレジスタR1には“１”の内容の交番
信号データDs1の“Ｌ”状態がラツチされ、この
状態が１／2Ta間続く。以上の動作が交番信号デ
ータの周期Taで繰返される。従つて、ラツチレ
ジスタR1の交番信号R1a1該当出力端子からは、
交番信号データDs1の“１”の内容に対応した交
番信号“１”が出力される。
次に例えば、交番信号データDs2の内容が
“０”の場合についても、上述した交番信号“１”
の場合と同様の過程を経てラツチレジスタR1の
該当ビツトに“Ｌ”状態がラツチされ、従つてラ
ツチレジスタR1該当出力端子からは交番信号デ
ータDs2の内容“０”に対応した信号（以下交番
信号“０”と呼ぶ）が続いて出力される。以上に
述べたような動作が交番信号の半周期１／2Ta間
に各ラツチレジスタR1…Roについて順次選択器
６からの書き込み信号WR1…WR2に従つて行わ
れる。従つて各ラツチレジスタR1…Roについて
mn本の全ての該当の出力端子からは“１”ある
いは“０”の交番信号データDsに従つて交番信
号“１”あるいは交番信号“０”が周期Taで常
に出力されていることになる。
“０”の場合についても、上述した交番信号“１”
の場合と同様の過程を経てラツチレジスタR1の
該当ビツトに“Ｌ”状態がラツチされ、従つてラ
ツチレジスタR1該当出力端子からは交番信号デ
ータDs2の内容“０”に対応した信号（以下交番
信号“０”と呼ぶ）が続いて出力される。以上に
述べたような動作が交番信号の半周期１／2Ta間
に各ラツチレジスタR1…Roについて順次選択器
６からの書き込み信号WR1…WR2に従つて行わ
れる。従つて各ラツチレジスタR1…Roについて
mn本の全ての該当の出力端子からは“１”ある
いは“０”の交番信号データDsに従つて交番信
号“１”あるいは交番信号“０”が周期Taで常
に出力されていることになる。
次にマイクロプロセツサ１及び２による異常信
号の検出については、ラツチレジスタR1に“１”
の内容の交番信号データDs1の“Ｈ”状態がラツ
チされると、マイクロプロセツサ２からは読み込
み信号データRDsが出され選択器５からの読み込
み信号RD1がドライバD1に入力されて駆動され
る。続いてドライバ３，４も入力側に駆動され、
Ds1の内容を示すラツチレジスタR1の“Ｈ”状態
はマイクロプロセツサ１及び２に力される。そし
てマイクロプロセツサ１及び２による異常信号の
検出は、マイクロプロセツサ１内では先にラツチ
されている交番信号データDs1の内容と照合さ
れ、マイクロプロセツサ２内で自系の作成した交
番信号データと照合されることにより行われる。
照合により前記２つの内容がマイクロプロセツサ
１又は２において異なり、マイクロプロセツサ１
又は２による動作結果に異常ありと判断されたと
きはマイクロプロセツサ１については交番信号デ
ータの出力を停止し、従つて以後全てのラツチレ
ジスタR1…Roからの交番信号R1a1…Roaoの出力
は停止されリレー10R1a1…10Roaoは落下する。
又マイクロプロセツサ２については書き込み信号
データWRsの出力を止め、従つて全ての書き込
み信号WR1…WRoが停止され同様にラツチレジ
スタR1…Roからの交番信号R1a1…Roaoは停止さ
れ、リレー10R1a1…10Roaoは落下する。照合に
より前記２つの内容がマイクロプロセツサ１及び
２において同じで動作結果に異常なしと判断され
た場合には、次の動作つまりラツチレジスタR2
への書き込み、ラツチレジスタR2の内容の読み
込み、マイクロプロセツサ１，２内での照合の動
作が行われ、以後各ラツチレジスタについて以上
の動作が交番周期の半周期１／2Ta内に順次行わ
れる。
号の検出については、ラツチレジスタR1に“１”
の内容の交番信号データDs1の“Ｈ”状態がラツ
チされると、マイクロプロセツサ２からは読み込
み信号データRDsが出され選択器５からの読み込
み信号RD1がドライバD1に入力されて駆動され
る。続いてドライバ３，４も入力側に駆動され、
Ds1の内容を示すラツチレジスタR1の“Ｈ”状態
はマイクロプロセツサ１及び２に力される。そし
てマイクロプロセツサ１及び２による異常信号の
検出は、マイクロプロセツサ１内では先にラツチ
されている交番信号データDs1の内容と照合さ
れ、マイクロプロセツサ２内で自系の作成した交
番信号データと照合されることにより行われる。
照合により前記２つの内容がマイクロプロセツサ
１又は２において異なり、マイクロプロセツサ１
又は２による動作結果に異常ありと判断されたと
きはマイクロプロセツサ１については交番信号デ
ータの出力を停止し、従つて以後全てのラツチレ
ジスタR1…Roからの交番信号R1a1…Roaoの出力
は停止されリレー10R1a1…10Roaoは落下する。
又マイクロプロセツサ２については書き込み信号
データWRsの出力を止め、従つて全ての書き込
み信号WR1…WRoが停止され同様にラツチレジ
スタR1…Roからの交番信号R1a1…Roaoは停止さ
れ、リレー10R1a1…10Roaoは落下する。照合に
より前記２つの内容がマイクロプロセツサ１及び
２において同じで動作結果に異常なしと判断され
た場合には、次の動作つまりラツチレジスタR2
への書き込み、ラツチレジスタR2の内容の読み
込み、マイクロプロセツサ１，２内での照合の動
作が行われ、以後各ラツチレジスタについて以上
の動作が交番周期の半周期１／2Ta内に順次行わ
れる。
考案の効果
以上のように本考案によれば、２重系のマイク
ロプロセツサを用いても出力回路を１つにするよ
う構成したので、回路の構成が簡単となり、低価
格で製造できる他、出力回路の点数が少なくなる
分だけ故障率が低下し、それだけ信頼性の高いフ
エイルセールな回路が得られるという実用的効果
を有する。又、２台のマイクロプロセツサのうち
信号の異常を検出した方のマイクロプロセツサが
交番信号の停止を行うようにしているので、信頼
性の高いフエイルセール機能を発揮することがで
きる。
ロプロセツサを用いても出力回路を１つにするよ
う構成したので、回路の構成が簡単となり、低価
格で製造できる他、出力回路の点数が少なくなる
分だけ故障率が低下し、それだけ信頼性の高いフ
エイルセールな回路が得られるという実用的効果
を有する。又、２台のマイクロプロセツサのうち
信号の異常を検出した方のマイクロプロセツサが
交番信号の停止を行うようにしているので、信頼
性の高いフエイルセール機能を発揮することがで
きる。
第１図は、本考案に係る電気的ブロツク図、第
２図は、第１図のタイムチヤート図、第３図は、
マイクロプロセツサの動作を示すフローチヤート
図である。 １，２：マイクロプロセツサ、R1…Ro：ラツ
チレジスタ、D1…Do：ドライバ、１１：出力回
路。
２図は、第１図のタイムチヤート図、第３図は、
マイクロプロセツサの動作を示すフローチヤート
図である。 １，２：マイクロプロセツサ、R1…Ro：ラツ
チレジスタ、D1…Do：ドライバ、１１：出力回
路。
Claims (1)
- 同一処理を行なう２つのマイクロプロセツサ
１，２と、該各マイクロプロセツサ１，２からの
信号を出力する１つの出力回路１１とからなり、
前記出力回路１１が前記マイクロプロセツサ２か
らの書込み信号WR1…WRoにより前記マイクロ
プロセツサ１からの交番信号データDsを取込む
ラツチレジスタR1…Roと、前記マイクロプロセ
ツサ１からの読み込み信号RD1…RDoにより該ラ
ツチレジスタR1…Roの出力信号を前記マイクロ
プロセツサ１及び２にフイードバツクするドライ
バD1…Doとからなるとともに、前記ラツチレジ
スタR1…Roからは交番信号を出力するようにし
たことを特徴とす２重系マイクロプロセツサのフ
エイルセーフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984179738U JPH021630Y2 (ja) | 1984-11-27 | 1984-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984179738U JPH021630Y2 (ja) | 1984-11-27 | 1984-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6194953U JPS6194953U (ja) | 1986-06-19 |
| JPH021630Y2 true JPH021630Y2 (ja) | 1990-01-16 |
Family
ID=30737304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984179738U Expired JPH021630Y2 (ja) | 1984-11-27 | 1984-11-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021630Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188232A (ja) * | 1983-04-11 | 1984-10-25 | Japanese National Railways<Jnr> | フエイルセイフ出力方法 |
-
1984
- 1984-11-27 JP JP1984179738U patent/JPH021630Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6194953U (ja) | 1986-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128947A (en) | Self-checking memory cell array apparatus | |
| JPH0483182A (ja) | センサの異常検出装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPS63208964A (ja) | バス競合検出方式 | |
| JPS61250757A (ja) | 異常検出回路 | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPS6022423Y2 (ja) | デ−タ伝送装置 | |
| JPH01277951A (ja) | データ転送装置 | |
| JP2003244835A (ja) | 保護継電器 | |
| JP2788810B2 (ja) | リフレッシュタイミングチェック回路 | |
| JPH01311332A (ja) | エラーチェック方式 | |
| JPS6027054B2 (ja) | 入出力制御方式 | |
| JPH02128235A (ja) | 電力用ディジタル制御装置 | |
| JPH0552912A (ja) | 集積回路 | |
| JPH0296855A (ja) | メモリコントロール回路における故障検出方式 | |
| JPS6386329A (ja) | リレ−動作異常検出装置 | |
| JPH0298762A (ja) | 入出力インタフェース制御方式 | |
| JPS61218777A (ja) | ノツク制御装置 | |
| JPH0377546B2 (ja) | ||
| JPH0293854A (ja) | テストアンドセット方式 | |
| JPH06102927A (ja) | シーケンス制御回路診断方式 | |
| JPS60112155A (ja) | 障害識別方式 | |
| JPH01320681A (ja) | 磁気ディスク装置 | |
| JPS61256449A (ja) | パス診断方式 |