JPH02166914A

JPH02166914A - スイツチング回路

Info

Publication number: JPH02166914A
Application number: JP63323140A
Authority: JP
Inventors: Hiroyasu Kobayashi; 小林　宏安
Original assignee: Nippon Avionics Co Ltd
Current assignee: Nippon Avionics Co Ltd
Priority date: 1988-12-21
Filing date: 1988-12-21
Publication date: 1990-06-27
Anticipated expiration: 2009-01-19
Also published as: JPH065814B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、偏向コイルをスイッチングする際に生ずる
帰線電圧（逆誘起電圧）に対する回路の耐圧を向上し、
偏向コイルを高速かつ低電力でスイッチングするスイッ
チング回路に関するものである。

［従来の技術］ −ｆｉに、スイッチング素子としては高速性、高耐圧性
などが要求され、この要求には主にバイポーラトランジ
スタ（以下、トランジスタと称する）が適当であった。

しかしトランジスタは素子の特性として次のような問題
も有している。

Ａ）回路の電流容量を大きくしたい場合並列接続が必要
であり接続回路が複雑になる。

Ｂ）ストレージ時間（ｔ□）が大きいのでベースの電荷
注入および抜取を高速で行う必要があり、回路が複雑に
なる。

Ｃ）熱暴走を生ずる場合があるので素子の破壊が生じる
ことがある。

Ｄ）立ち上がり時間（ｔｒ）、立ち下がり時間（ｔｒ）
が大きく、かつ温度によって変化するので安定性が悪い
。

これらの問題を解決するにはＦＥＴを用いれば良く、第
４図はこのときの例である。この回路は入力パルスがパ
ルス増幅器ＣＫＴＩを介して供給されＦＥＴＱＩ、Ｑ２
を駆動するものである。

ＦＥＴには次の長所がある。

Ａ）安全動作領域が広く、２次降伏（熱暴走）がない。

Ｂ）電圧駆動形素子であるから駆動電力が小さくて良く
、駆動回路も簡単になる。

Ｃ）スイッチングスピードが早いので発熱が小さいＤ）オン抵抗が正の温度計数を有しているので並列接続
が容易である。

［発明が解決しようとする課題］しかしながら現在、市場に出回っているスイッチング用
のＦＥＴはトランジスタにくらべると耐圧の点で問題が
あり、電圧の高いものには使用できないという問題があ
る。

［課題を解決するための手段］このような問題を解決するためにこの発明は、縦続接続
したスイッチング素子の一方にパルス信号を、他方に負
荷で発生した誘起電圧の分圧した電圧およびオン状態の
ときにスイッチング素子を十分にオン状態に維持する直
流バイアス電圧を供給するようにしたものである。

［作用］スイッチング素子のオフ時に発生した誘起電圧が分圧さ
れてスイッチング素子に供給され、また、スイッチング
素子オン時にそのスイッチング素子のオン状態を十分に
維持できなくなる前にバイアス回路からのバイアス電圧
が供給され十分にオン状態を維持する。

［実施例］第１図はこの発明の一実施例を示す回路図である。図は
縦続接続した上段ＦＥＴＱＩＩのゲートに抵抗Ｒ１１，
Ｒ１２，Ｒ１７、コンデンサＣ１１、Ｃ１２，ＣＲＩ　
１．直流バイアス回路ＣＫＴ１１から構成されるバラン
ス回路を接続したもので、このバランス回路が本願の特
徴部分である。

抵抗Ｒ１１およびＲ１２はＦＥＴＱＩＩのゲート電圧を
安定させるもので、−ｉにＦＥＴは入力インピーダンス
が大きいため、コンデンサＣ１１゜Ｃ１２と並列に抵抗
Ｒ１１，Ｒ１２を挿入することによってＦＥＴＱＩＩの
ゲートの直流電位を安定させている。

ＦＥＴＱＩＩを十分にオンさせる電圧ｖｓは、ゲートカ
ットオフ電圧をｖａｓｔａｖｖ、、ゲート・ソース間電
圧をＶ　、５ｓすると次のようになる。

ＶＧｓ（ＯＦＦ）　＜ＶＳ　＜Ｖａｓｓ　・・・−・・
・（１）ここでＶＧ５１ＯＦＦｌは一般に１〜５ボルト
、Ｖ　ＧＳＳは約±２０ボルト程度である。したがって
Ｖｓは１５ボルト程度が最適値となる。

電源電圧Ｖｃｃと帰線電圧ＶｐＢの関係は次の通りであ
る。

ＶＦＢ舛Ｘ−ＶＣＣ・・・・・・・・・・・・・（ａこ
こでｘ＝６〜１０であり帰線電圧のＦＥＴＱｌｌのゲー
トへの見掛は上のフィードバック電圧ＶＦは次式で表さ
れる。

ＶＦ−［（Ｒ１２／ＺＣ１２）／１（Ｒ１１／Ｚｃｔｘ
）＋（Ｒ１１／Ｚｃｔｔ月］・Ｖｐｍ・　・　・　・　
・　−（３１また、フィードバック電圧ＶＦはＦＥＴＱＩＩを十分に
オン・オフさせるために次の範囲が適当である。

Ｖｃｃ＞ＶＦ＞Ｖｓ　−・−−・・−・−−−・・（４
１ここでＶｓはほば１５Ｖ、Ｖｃｃは１００から２００
ｖが一般的なので次のようになる。

ＶＦ絢Ｖｃｃ／２−・・・・−・・・・−・・（５）こ
のことから次式が成り立つ。

［（Ｒ１２〕ＺＣ１２）／１（Ｒ１１／Ｚｃｔｔ）＋（
Ｒ１１／Ｚｃｔｔ））］−Ｘ−ＶｃｃＶｃｃ／２これから次のようになる。

［（Ｒ１２〕ＺＣ１２）／Ｉ（Ｒ１１／Ｚｃｔｔ）＋（
Ｒ１２）ＺＣ１２）＋１１／１２〜１／２０ただしｚｃｔｔおよびＺ。□２はスイッチング周波数に
おけるコンデンサＣ１ｌ、Ｃ１２のインピーダンスを示
し、記号「／」は並列を示す。

コンデンサＣ１１の容量は帰線電圧のフィードバックを
十分に行い、かつキャパシタ損失を最小にするため、次
の範囲が適当である。

１／２πｆｃｘｔ＝５０にΩ〜１５０にΩ抵抗Ｒ１１は
スイッチングスピードを確保するため、Ｃ１ｌ・Ｒ１１
＜ｆ／２とすれば良い、但しｆはスイッチング周波数で
ある。

次に第２図に示す波形図によってバランス回路の動作に
ついて説明する。ＦＥＴＱＩ　１のゲートには帰線電圧
が発生していないときバイアス回路ＣＫＴＩＩからバイ
アス電圧が供給されている。

その値の詳細については後述するが、ＦＥＴＱＩ２がオ
ンのときはＦＥＴＱＩＩをオン状態に維持するように決
められている。

パルス増幅器ＣＫＴ１２からゲート抵抗Ｒ１４を介して
ＦＥＴＱＩ２のゲートに第２図（ａ）に示すスイッチン
グパルスが供給されると、スイッチングパルスが正のと
きにＦＥＴＱＩ　１．Ｑ１２は第２図（ｂ）に示すよう
なオンモード、負のときはオフモードになる。オン期間
、オフ期間における偏向コイルＬＬ２に第２図（ｃ）に
示す電流が流れ、ＦＥＴＱＩ　１．Ｑ１２がオフになっ
た瞬間、偏向コイルＬ１２の非接地側に第２図（ｄ）に
示す帰線電圧ｖｐｓが生ずる。このときの帰線時間ｔは
偏向コイルＬ１２のインダクタンス、共振コンデンサＣ
１３の容量およびスイッチング素子のスイッチングスピ
ードによって決定される。また帰線電圧ＶｐＢは偏向コ
イルＬ１２のインダクタンスに比例し、帰線時間ｔに反
比例する。

帰線電圧ＶｐＢが発生するとそれはコンデンサＣ１１と
Ｃ１２によって分圧され、ゲート抵抗Ｒ１３を介してＦ
ＥＴＱＩＩのゲートにフィードバックされる。このフィ
ードバック電圧によってＦＥＴＱＩＩのオン状態が制御
され、この点が本願の要点である０本願においては回路
の電圧マージンおよび効率を最大限に生かすため、帰線
電圧ＶＦＲの分圧電圧がＦＥＴＱＩＩのゲートに供給さ
れる電圧をＶｏ（Ｖｏは実際のフィードバック電圧であ
る）とすると、Ｖ　ｏ　＝　Ｖ　ｐａ／　２となるよう
にコンデンサＣ１ｌ、Ｃ１２の容量を設定しており、第
２図（ｅ）、（ｆ）はそれを示している。また、第３図
（ａ）、（ｂ）、（Ｃ）はその詳細を示している。

直流バイアス回路ＣＫＴＩＩの出力電圧ＶｓはＦＥＴＱ
ＩＩのオンの時にＦＥＴＱＩＩを十分にオンさせるため
の制御をする電圧となる。帰線電圧が発生していないと
きの偏向コイル非接地Ｓ電圧はほぼアース電位である。

したがってＦＥＴＱＩ２がオンに移行していく段階でＦ
ＥＴＱＩＩも同時に十分にオンさせるバイアス電圧が必
要になる。

ＶＦＢ≦ＶＳの時点でダイオードＣＲＩＩが導通してバ
イアス電圧ＶｓがＦＥＴＱＩＩのゲートに供給されるな
め、帰線電圧が消失した時点でＦＥＴＱＩＩは順方向に
バイアスされる。したがってＦＥＴＱＩ２がオンに移行
したら、ＦＥＴＱＩＩも同時にオン状態に移行していく
。ここで直流バイアス回路ＣＫＴＩＩの出力インピーダ
ンスを小さくしておけば、ダイオードＣＲＩＩが導通し
た時点で低インピーダンスの直流バイアス回路ＣＫＴｌ
ｌからバイアス電圧が供給されるのでＦＥＴＱｌｌは高
速かつ十分にオンする。

ＦＥＴＱＩＩを十分オン・オフさせるためバイアス電圧
ＶＳについて検討するとＶＧｓ、。ｒＨ＞Ｖ。

のときＦＥＴＱＩ　１は十分にオンしなくなるので、そ
の値はＶａｓｔｏｒｒ）＜Ｖｍ　＜Ｖｏｓｓであること
が要求され、バイアス電圧ＶＳはほぼＤＣ１５Ｖ程度と
なる。

このようにＦＥＴを縦続接続してもそのオン・オフタイ
ミングがほぼ同一となるため、上段のＦＥＴと下段のＦ
ＥＴののドレイン・ソース間インピーダンスが等しくな
るので、本願の回路によれば回路の耐圧はＦＥＴ単体の
２倍となり、Ｖ　ＤＳＳが９００ＶのＦＥＴを使用すれ
ば回路耐圧は１８００ｖとなる。

今、ＦＥＴがオフ状態にあって、偏向コイル非接地側の
電位はほぼアース電位である。この状態ではＣＲ１１が
導通しており、ＦＥＴＱＩＩのゲートは順方向にバイア
スされているくしかしＦＥＴＱＩ２がオフ状態になって
いるので、Ｆ　ＥＴＱｌｌのソース電圧は不定であるた
め、ＦＥＴＱｌｌはオフ状態である）、この状態でＦＥ
ＴＱ１２のゲートパルスが正に転するとＦＥＴＱＩ２は
オンし、ＦＥＴＱＩＩのソース電圧が下がる。したがっ
てＱｌｌのゲート・ソース間に電位差が生じて、ＦＥＴ
ＱＩＩもＱ１２とともにオンに移行していく、このオフ
からオンへの動作は高速で行う必要があるが、ＦＥＴＱ
Ｉ２のオフの時点からＦＥＴＱＩＩのゲートには電圧ｖ
ｓが与えられているので、ＦＥＴＱＩ２のオンと同時に
ＦＥＴＱＩｌも十分にオン状態になる。

次にＦＥＴＱＩ２のゲートパルスが負に転するとＦＥＴ
ＱＩ２はオフとなり、ＦＥＴＱＩ　１のソース電圧が不
定となるので、ＦＥＴＱＩＩもＦＥＴＱＩ２と供にオフ
に転じてい＜、ＦＥＴＱＩ　１゜１２のオフと共に偏向
コイルＬＬ２の非接地側に帰線電圧ｖＰＢが発生する。

ここでＦＥＴＱＩＩとＱ１２のオフ時のインピーダンス
の推移が等量でないと電圧ｖＦＢの分圧比（ＦＥＴＱＩ
　１ドレイン・ソース間にかかる電圧と、ＦＥＴＱＩ２
のドレイン・ソース間にかかる電圧の比）がアンバラン
スとなり、電圧ストレスがどちらか一方に集中してしま
う（実施例ではＦＥＴＱＩＩに集中してしまう）、この
問題を解消し、ＦＥＴＱＩＩ、１２のバランスをとり、
かつ同時にオフさせるのがコンデンサＣ１ｌ、１２によ
るフィードバック電圧である。

ここで、ＦＥＴＱＩ２は入力パルスによってオフし、Ｆ
ＥＴＱＩＩはフィードバック電圧が無くてもＦＥＴＱＩ
２のオフと共にオフになっていくが、ＦＥＴＱＩ２のオ
フにのみ依存するとＦＥＴＱｌｌのオフの度合いがＦＥ
ＴＱＩ２のオフの度合いを上回り、電圧がＦＥＴＱＩＩ
に片寄ってしまう。これを解決するのがコンデンサＣ１
ｌ、Ｃ１２によるフィードバック電圧で、この電圧がＦ
ＥＴＱＩＩのゲートに対して正帰還として働くなめ、Ｆ
ＥＴＱＩＩのオフの量が制御され電圧ストレスがほぼ等
量となる。

［発明の効果］以上説明したようにこの発明は縦続接続したＦＥＴの電
圧バランスを確保するためのバランス回路をＦＥＴの一
方に接続したので、高速で耐圧の高いスイッチング回路
が得られるという効果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は各
部波形図、第３図は第２図の一部を拡大した波形図、第
４図は従来の一例を示す回路図である。ＣＫＴＩＩ・・・・バイアス電圧供給回路、ＣＫＴ１２
・・・・パルス増幅器、Ｑｌｌ、１２，１３．１４・・
・・ＦＥＴ、Ｃ１ｌ、１２，１３゜１４・−・・コンデ
ンサ、Ｒ１１，１２，１３゜１４．１５，１６．１７・
・・・抵抗、ＣＲ１，１゜１２・−・　・ダイオード、
Ｌｌｌ、１２・　・　・コイル。第４囚ｃｃ

Claims

【特許請求の範囲】第１および第２のスイッチング素子を縦続接続した回路
で誘導性負荷を駆動する回路であって、そのスイッチン
グ素子を同じタイミングでオン・オフさせるスイッチン
グ回路において、第１のスイッチング素子をパルス入力信号によってオン
・オフさせる手段と、負荷で発生する誘起電圧を分圧して第２のスイッチング
素子の制御端子に供給する分圧手段と、分圧手段から供
給される電圧が第２のスイッチング素子のオン状態を維
持する電圧の下限値に近づいたときそのスイッチング素
子のオン状態を維持するバイアス電圧を供給するバイア
ス電圧供給回路とを備えたことを特徴とするスイッチン
グ回路。