JPH02171049A - 外部同期クロツクパルス発生回路 - Google Patents

外部同期クロツクパルス発生回路

Info

Publication number
JPH02171049A
JPH02171049A JP63327382A JP32738288A JPH02171049A JP H02171049 A JPH02171049 A JP H02171049A JP 63327382 A JP63327382 A JP 63327382A JP 32738288 A JP32738288 A JP 32738288A JP H02171049 A JPH02171049 A JP H02171049A
Authority
JP
Japan
Prior art keywords
clock
phase
clock pulse
clocks
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63327382A
Other languages
English (en)
Inventor
Shigeo Fujimaki
藤巻　茂雄
Kazuo Nishikawa
西川　一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63327382A priority Critical patent/JPH02171049A/ja
Publication of JPH02171049A publication Critical patent/JPH02171049A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野ン 本発明はディジタル通信装置における外部同期クロック
パルス発生回路に関する。
（従来の技術） 従来の複数の外部からの入力クロックに同期する外部同
期クロックパルス発生回路は電圧制御発振器、位相比較
器およびクロックパルス選択回路とから構成されていた
。
クロックパルス選択回路で複数の外部入力クロックより
１つのクロックを選択し、位相比ｅ器で選択された外部
人力クロックと電圧制御発掘器クロック出力との位相差
が検出され、その出力が、１！圧制御発掘器に入力され
る。その結果、電圧制御発揚器のクロック出力が外部ク
ロックパルスに周波数同期することとなる。
（発明が解決しようとする課題） 従来の複数の外部人力クロックの外部同期クロツクハル
ス発生回路では、クロックパルス選択回路で選択する外
部人力クロックの位相が切り換えの前のものと、切り換
え後のものとでは異なる場合、位相比較器において、切
り換え前の位相同期状態から瞬時に、位相差が発生する
ので、切り換え前の外部人力クロックに同期していた電
圧制御発振器クロック出力に周波数ジャンプが発生し、
システムに符号誤り等の影響が現われるという欠点があ
った。
本発明の目的は上記欠点を解決するもので、切換前後の
外部入力クロックの位相が異なる場合でもクロックパル
ス選択回路の切換によって電圧制御発振器のクロック出
力に周波数ジャンプが発生することのない外部同期クロ
ックパルス発生回路を提供することにある。
（諌題を解決するための手段） 前記目的を達成するために本発明による外部同期クロッ
クパルス発生回路はクロックパルス選択回路１位相比較
器および電圧制御発振器からなり、複数の外部からの入
力クロックに同期したクロックパルスを得るために送信
装量に設けられた外部同期クロックパルス発生回路にお
いて、前記クロックパルス選択回路の前段に、前記入力
クロックの位相を調整し、複数の外部人力クロックの位
相を一致さぜる位相調整回路を設けて構成しである。
（芙　流物） 以下、図面を参照して本発明をさらに詳しく説明する。
第１図は本発明による外部同期クロックパルス発生回路
の一実施例を示すブロック図である。
位相調整回路１は、外部からの位相の一致していない複
数のクロックを入力して、全てのクロックの位相を一致
させる。
クロックパルス選択回路２は、同位相のクロックのうち
、１つを選択し出力する。位相比較器３は選択されたク
ロックと電圧制御発振器４からの出力クロックパルスと
の位相比較を行い位相差に比例した直流電圧を出力する
。′電圧制御発振器４はこの直流電圧によって制御され
た周波数のクロックパルスを出力し、外部入力クロック
に同期したクロックパルスを得る。
（発明の効果） 以上、説明したように本発明はクロックパルス選択回路
の前段で複数の外部入力クロックの位相を一致させる位
相調整回路を設けであるので、切換前後の外部入力クロ
ックに位相差があってもクロックパルス選択回路の選択
クロックの切り換えが１位相比１ｉ９６の入力位相関係
を変えることはなく、電圧制御発振器クロック出力に同
波数ジャンプが生じる恐れはなくなる。
【図面の簡単な説明】
第１図は本発明による外部同期クロックパルス発生回路
の一突施９１＋を示すブロック図である。 ｌ・・・位相調整回路 ２・・・クロックパルス−Ｊ３が回路 ３・・・位相比較器 ４・・・電圧制御発振器 特許出願人　　日本電気株式会社

Claims (1)

    【特許請求の範囲】
  1. クロックパルス選択回路、位相比較器および電圧制御発
    振器からなり、複数の外部からの入力クロックに同期し
    たクロックパルスを得るために送信装置に設けられた外
    部同期クロックパルス発生回路において、前記クロック
    パルス選択回路の前段に、前記入力クロックの位相を調
    整し、複数の外部入力クロックの位相を一致させる位相
    調整回路を設けたことを特徴とする外部同期クロックパ
    ルス発生回路。
JP63327382A 1988-12-23 1988-12-23 外部同期クロツクパルス発生回路 Pending JPH02171049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63327382A JPH02171049A (ja) 1988-12-23 1988-12-23 外部同期クロツクパルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63327382A JPH02171049A (ja) 1988-12-23 1988-12-23 外部同期クロツクパルス発生回路

Publications (1)

Publication Number Publication Date
JPH02171049A true JPH02171049A (ja) 1990-07-02

Family

ID=18198523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63327382A Pending JPH02171049A (ja) 1988-12-23 1988-12-23 外部同期クロツクパルス発生回路

Country Status (1)

Country Link
JP (1) JPH02171049A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042063A (ja) * 2007-08-08 2009-02-26 Nippon Dempa Kogyo Co Ltd 感知装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042063A (ja) * 2007-08-08 2009-02-26 Nippon Dempa Kogyo Co Ltd 感知装置

Similar Documents

Publication Publication Date Title
JP3255418B2 (ja) ディジタル制御の水晶発振器
KR100207656B1 (ko) 디지털 위상 보정 장치
JPH0292021A (ja) ディジタルｐｌｌ回路
EP0236419B1 (en) Phase changer
JPS5957530A (ja) 位相同期回路
JP3305587B2 (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
JPS5535545A (en) Digital phase synchronous circuit
JP3034388B2 (ja) 位相同期発振器
KR890015515A (ko) Pll 회로
JPS6072345A (ja) デイジタル信号位相同期回路
JP2970296B2 (ja) データ多重化回路
JP2725530B2 (ja) クロック供給方式
JPS5787241A (en) Phase synchronizing circuit for optional frequency conversion
JPS6367022A (ja) 位相同期回路
JP2979811B2 (ja) クロック出力回路
JPS60190024A (ja) デイジタル位相同期回路
JPH03165133A (ja) 位相調整回路
JP2526781B2 (ja) 同期クロック発生装置
JPH03256410A (ja) 周波数シンセサイザ
JPH0267034A (ja) ビット同期回路
JPS61208923A (ja) デイジタルｐｌｌ回路
JPH1065536A (ja) クロック切替回路
JP2002101081A (ja) クロック切替方法及びクロック供給装置
JPH05307423A (ja) クロック発生回路
JPS63152224A (ja) クロツク自動同期方式