JPH02174419A - ソリッドステートリレー回路 - Google Patents
ソリッドステートリレー回路Info
- Publication number
- JPH02174419A JPH02174419A JP33170688A JP33170688A JPH02174419A JP H02174419 A JPH02174419 A JP H02174419A JP 33170688 A JP33170688 A JP 33170688A JP 33170688 A JP33170688 A JP 33170688A JP H02174419 A JPH02174419 A JP H02174419A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- mos
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 21
- 239000007787 solid Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、ソリッドステートリレーの回路構成に関する
。
。
［従来の技術］
従来、この種のソリッドステートリレーの回路は、第３
図に示すように、発光ダイオード１は入力端子対２に接
続されて、フォトダイオードを直列に多数個並べたフォ
トダイオードアレー３のアノード４はＭＯＳ電界効果ト
ランジスタ（以下、ＭＯＳＦＥＴ）５のゲート６に、フ
ォトダイオードアレー３のカソード７はＭＯＳ Ｆ Ｅ
Ｔ ５のソース８に接続され、さらにＭＯＳＦＥＴ５
のソース８、ドレイン９は出力端子１１．１０として接
続されていた。
図に示すように、発光ダイオード１は入力端子対２に接
続されて、フォトダイオードを直列に多数個並べたフォ
トダイオードアレー３のアノード４はＭＯＳ電界効果ト
ランジスタ（以下、ＭＯＳＦＥＴ）５のゲート６に、フ
ォトダイオードアレー３のカソード７はＭＯＳ Ｆ Ｅ
Ｔ ５のソース８に接続され、さらにＭＯＳＦＥＴ５
のソース８、ドレイン９は出力端子１１．１０として接
続されていた。
［発明が解決しようとする問題点〕
上述した従来のソリッドステートリレーの回路は一つの
入力信号により発光する発光ダイオードと、一つのＭＯ
ＳＦＥＴによる出力スイッチしか持っていないため、入
力信号に対しては一つの負荷回路の開閉しか行えないと
いう欠点がある。
入力信号により発光する発光ダイオードと、一つのＭＯ
ＳＦＥＴによる出力スイッチしか持っていないため、入
力信号に対しては一つの負荷回路の開閉しか行えないと
いう欠点がある。
［発明の従来技術に対する相違点コ
上述した従来のソリッドステートリレー回路に対し、本
発明は、２組の入力端子と、それぞれの入力信号に対応
して独立して開閉する出力スイッチを有しているという
相違点を有する。
発明は、２組の入力端子と、それぞれの入力信号に対応
して独立して開閉する出力スイッチを有しているという
相違点を有する。
［問題点を解決するための手段］
本発明のソリッドステートリレー回路は、入力信号に発
光ダイオードを発光させ、この光をフォトダイオードに
伝達し、該フォトダイオードにて発生した電流、電圧を
ＭＯＳ電界効果トランジスタのゲートに入力することに
より、該ＭＯＳ電界効果トランジスタをオン状態とさせ
ＭＯＳ電界効果トランジスタのドレイン、ソース間を出
力とするソリッドステートリレー回路において、２つの
ＭＯＳ電界効果トランジスタを持ち、一方のＭＯＳ電界
効果トランジスタのドレインと他方のＭＯＳ電界効果ト
ランジスタのソースとを接続し、該ＭＯＳ電界効果トラ
ンジスタのそれぞれのゲートに、独立した２つのフォト
ダイオードのアノードを接続し、且つ、該ＭＯＳ電界効
果トランジスタのそれぞれのソースに該独立した２つの
フォトダイオードのカソードを接続し、該２つのＭＯＳ
電界効果トランジスタの互いに接続されていないソース
、ドレインをそれぞれ出力端子とし、該２つのＭＯＳ電
界効果トランジスタの共通接続したソース、ドレインを
３番目の出力端子としたことである。
光ダイオードを発光させ、この光をフォトダイオードに
伝達し、該フォトダイオードにて発生した電流、電圧を
ＭＯＳ電界効果トランジスタのゲートに入力することに
より、該ＭＯＳ電界効果トランジスタをオン状態とさせ
ＭＯＳ電界効果トランジスタのドレイン、ソース間を出
力とするソリッドステートリレー回路において、２つの
ＭＯＳ電界効果トランジスタを持ち、一方のＭＯＳ電界
効果トランジスタのドレインと他方のＭＯＳ電界効果ト
ランジスタのソースとを接続し、該ＭＯＳ電界効果トラ
ンジスタのそれぞれのゲートに、独立した２つのフォト
ダイオードのアノードを接続し、且つ、該ＭＯＳ電界効
果トランジスタのそれぞれのソースに該独立した２つの
フォトダイオードのカソードを接続し、該２つのＭＯＳ
電界効果トランジスタの互いに接続されていないソース
、ドレインをそれぞれ出力端子とし、該２つのＭＯＳ電
界効果トランジスタの共通接続したソース、ドレインを
３番目の出力端子としたことである。
［実施例］
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。発光ダイオ
ード１，１′は入力端子対２．２′に接続されている。
ード１，１′は入力端子対２．２′に接続されている。
フォトダイオードを直列に多数個並べたフォトダイオー
ドアレー３，３′のアノ−１”４．４’はＭＯＳＦＥＴ
５．５”のゲート６゜６′に接続され、フォトダイオー
ドアレー３，３′のカソード７．７′はＭＯＳＦＥＴの
ソース８゜８′に接続されている。そして、ＭＯＳＦＥ
Ｔ５のソース８とＭＯＳＦＥＴ５’のドレイン９′が共
通接続され、出力端子１０としている。またＭＯＳＦＥ
Ｔ５のドしイン９．ＭＯＳＦＥＴ５’のソース１２はそ
れぞれ出力端子１１．１２としている。
ドアレー３，３′のアノ−１”４．４’はＭＯＳＦＥＴ
５．５”のゲート６゜６′に接続され、フォトダイオー
ドアレー３，３′のカソード７．７′はＭＯＳＦＥＴの
ソース８゜８′に接続されている。そして、ＭＯＳＦＥ
Ｔ５のソース８とＭＯＳＦＥＴ５’のドレイン９′が共
通接続され、出力端子１０としている。またＭＯＳＦＥ
Ｔ５のドしイン９．ＭＯＳＦＥＴ５’のソース１２はそ
れぞれ出力端子１１．１２としている。
第２図は本発明のソリッドステートリレー回路の使用例
で、入力端子列２．２′にそれぞれスイッチ１３．１３
’を介して人力電源１４を接続する。また出力端子１１
には負荷電源１５の正極を接続する。また出力端子に負
荷電源１６の負極を接続する。また出力端子１０から負
荷抵抗１７の一端に接続され、さらに負荷抵抗の他端は
負荷電源１５の負極、負荷電源１６の正極にそれぞれ接
続されている。
で、入力端子列２．２′にそれぞれスイッチ１３．１３
’を介して人力電源１４を接続する。また出力端子１１
には負荷電源１５の正極を接続する。また出力端子に負
荷電源１６の負極を接続する。また出力端子１０から負
荷抵抗１７の一端に接続され、さらに負荷抵抗の他端は
負荷電源１５の負極、負荷電源１６の正極にそれぞれ接
続されている。
次に動作について説明すると、スイッチ１３を閉成する
ことにより、Ｍ ＯＳ Ｆ Ｅ’Ｔ ５がオン状態とな
り、負荷電源１５と負荷抵抗１７とが接続状態となる。
ことにより、Ｍ ＯＳ Ｆ Ｅ’Ｔ ５がオン状態とな
り、負荷電源１５と負荷抵抗１７とが接続状態となる。
また同様にスイッチ１３′を閉成することによりＭＯＳ
ＦＥＴ５’がオン状態となり、負荷電源１５′と負荷抵
抗１７とが接続状態となる。ここではスイッチ１３を閉
成した時とは逆方向に電流が流れる。またスイッチ１３
と１３′を同時に閉成することによりＭＯＳＦＥＴ５．
５’が同時にオン状態となるため負荷抵抗１７には負荷
電源１５．１６の電位差が印加され、これに相当する電
流が流れるようになる。
ＦＥＴ５’がオン状態となり、負荷電源１５′と負荷抵
抗１７とが接続状態となる。ここではスイッチ１３を閉
成した時とは逆方向に電流が流れる。またスイッチ１３
と１３′を同時に閉成することによりＭＯＳＦＥＴ５．
５’が同時にオン状態となるため負荷抵抗１７には負荷
電源１５．１６の電位差が印加され、これに相当する電
流が流れるようになる。
［発明の効果コ
以上説明したように本発明は一つのＭ ＯＳ Ｆ ＥＴ
のソースと他方のＭＯＳＦＥＴのドレインを共通として
、出力端子の一つとし、前記２つのＭ０５ＦＥＴの残り
のドレイン、ソースを加えて３つの出力端子とし、前記
ＭＯＳＦＥＴをそれぞれ独立して動作させることが可能
となるため、負荷に流す電流を正方向、逆方向、またそ
の差分と３つの状態に制御できる効果がある。
のソースと他方のＭＯＳＦＥＴのドレインを共通として
、出力端子の一つとし、前記２つのＭ０５ＦＥＴの残り
のドレイン、ソースを加えて３つの出力端子とし、前記
ＭＯＳＦＥＴをそれぞれ独立して動作させることが可能
となるため、負荷に流す電流を正方向、逆方向、またそ
の差分と３つの状態に制御できる効果がある。
第１図は本発明の一実施例のソリッドステートリレー回
路の回路図、第２図は本発明の一実施例のソリッドステ
ートリレー回路の使用例を示す回路図、第３図は従来の
ソリッドステートリレー回路の回路図である。 １．１′ ・・・・ ２．２１ ・・・・ ３．３′ ・・・・ ４．４′ ・・・・ ５．５′ ・・・・ ６．６′ ・・・・ ７．７′ ・・・・ ８．８′ ・・・・ 発光ダイオード、 入力端子対、 フォトダイオードアレー アノード、 ＭＯＳＦＥＴ、 ゲート、 カソード、 ソース、 ９、９′ ・ ・ ・ １０、 １１． １ １３．１３’ ・ １４ ・ ・ ・ ・ ・ １５．１６ ・ ・ １７ ・ ・ ・ −・
路の回路図、第２図は本発明の一実施例のソリッドステ
ートリレー回路の使用例を示す回路図、第３図は従来の
ソリッドステートリレー回路の回路図である。 １．１′ ・・・・ ２．２１ ・・・・ ３．３′ ・・・・ ４．４′ ・・・・ ５．５′ ・・・・ ６．６′ ・・・・ ７．７′ ・・・・ ８．８′ ・・・・ 発光ダイオード、 入力端子対、 フォトダイオードアレー アノード、 ＭＯＳＦＥＴ、 ゲート、 カソード、 ソース、 ９、９′ ・ ・ ・ １０、 １１． １ １３．１３’ ・ １４ ・ ・ ・ ・ ・ １５．１６ ・ ・ １７ ・ ・ ・ −・
Claims (1)
- 入力信号に発光ダイオードを発光させ、この光をフォト
ダイオードに伝達し、該フォトダイオードにて発生した
電流、電圧をＭＯＳ電界効果トランジスタのゲートに入
力することにより、該ＭＯＳ電界効果トランジスタをオ
ン状態とさせＭＯＳ電界効果トランジスタのドレイン、
ソース間を出力とするソリッドステートリレー回路にお
いて、２つのＭＯＳ電界効果トランジスタを持ち、一方
のＭＯＳ電界効果トランジスタのドレインと他方のＭＯ
Ｓ電界効果トランジスタのソースとを接続し、該ＭＯＳ
電界効果トランジスタのそれぞれのゲートに、独立した
２つのフォトダイオードのアノードを接続し、且つ、該
ＭＯＳ電界効果トランジスタのそれぞれのソースに該独
立した２つのフォトダイオードのカソードを接続し、該
２つのＭＯＳ電界効果トランジスタの互いに接続されて
いないソース、ドレインをそれぞれ出力端子とし、該２
つのＭＯＳ電界効果トランジスタの共通接続したソース
、ドレインを３番目の出力端子としたことを特徴とする
ソリッドステートリレー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33170688A JPH02174419A (ja) | 1988-12-27 | 1988-12-27 | ソリッドステートリレー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33170688A JPH02174419A (ja) | 1988-12-27 | 1988-12-27 | ソリッドステートリレー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174419A true JPH02174419A (ja) | 1990-07-05 |
Family
ID=18246679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33170688A Pending JPH02174419A (ja) | 1988-12-27 | 1988-12-27 | ソリッドステートリレー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017112538A (ja) * | 2015-12-17 | 2017-06-22 | 株式会社東芝 | 光結合装置 |
-
1988
- 1988-12-27 JP JP33170688A patent/JPH02174419A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017112538A (ja) * | 2015-12-17 | 2017-06-22 | 株式会社東芝 | 光結合装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733796B2 (ja) | スイッチ回路 | |
| US4307298A (en) | Optically toggled bilateral switch having low leakage current | |
| JPS5915216B2 (ja) | 電圧レベルシフタ | |
| ATE397322T1 (de) | Standard-cmos-hochspannungs-gegentakttreiber | |
| CA1123064A (en) | Optically coupled field effect transistor switch | |
| JPH09283756A (ja) | アナログスイッチ | |
| JP2536842B2 (ja) | 光電変換装置 | |
| JPH05160692A (ja) | 電圧比較器 | |
| JP2001111401A (ja) | 半導体双方向スイッチ用信号伝送回路 | |
| JPH0420010A (ja) | 光結合型リレー回路 | |
| JPH0541653A (ja) | ソリツドステートリレー回路 | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| JP2536841B2 (ja) | 光電変換装置 | |
| JP2536844B2 (ja) | 光電変換装置 | |
| JPH0430824Y2 (ja) | ||
| JP2536843B2 (ja) | 光電変換装置 | |
| JPH0478211B2 (ja) | ||
| JPH02244907A (ja) | 光結合型リレー回路 | |
| JPH0563051B2 (ja) | ||
| JPH0477015A (ja) | 光結合型リレー回路 | |
| JP2735541B2 (ja) | 光電変換装置 | |
| JPH01129528A (ja) | 光結合型のリレー回路 | |
| JPS61224726A (ja) | 双方向スイツチ | |
| JPH0346410A (ja) | 半導体リレー回路 | |
| JPS6362277A (ja) | 光電変換装置 |