JPH02176793A - エンベロープ付音源制御回路 - Google Patents
エンベロープ付音源制御回路Info
- Publication number
- JPH02176793A JPH02176793A JP63331137A JP33113788A JPH02176793A JP H02176793 A JPH02176793 A JP H02176793A JP 63331137 A JP63331137 A JP 63331137A JP 33113788 A JP33113788 A JP 33113788A JP H02176793 A JPH02176793 A JP H02176793A
- Authority
- JP
- Japan
- Prior art keywords
- sound source
- output
- envelope
- circuit
- parallel connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は音源制御回路に関し、特にエンベロープ音の送
出を可能としたエンベロープ付音源制御回路に関する。
出を可能としたエンベロープ付音源制御回路に関する。
従来、この種の音源制御回路は音源に専用ＬＳＩを使用
し、この専用ＬＳＩに合せた制御回路となっていた。
し、この専用ＬＳＩに合せた制御回路となっていた。
上述した従来の専用ＬＳＩは、特殊用途向けＩＣとなっ
ているため、高価格、入手難という問題点がある。
ているため、高価格、入手難という問題点がある。
本発明は、制御線を介して出力制御が行われる音源制御
回路において、 前記制御線に抵抗とダイオードの並列接続回路のアノー
ド方向側を接続し、一方、前記並列接続回路のカソード
方向側にはバッファアンプの入力およびコンデンサを介
して論理レベルにおけるハイレベルが与えられている回
路を有し、前記バッファアンプの出力により音源発生回
路の出力アンプの電源供給を行うことを特徴とする特〔
実施例〕 次に、本発明について図面を参照して説明する。
回路において、 前記制御線に抵抗とダイオードの並列接続回路のアノー
ド方向側を接続し、一方、前記並列接続回路のカソード
方向側にはバッファアンプの入力およびコンデンサを介
して論理レベルにおけるハイレベルが与えられている回
路を有し、前記バッファアンプの出力により音源発生回
路の出力アンプの電源供給を行うことを特徴とする特〔
実施例〕 次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の回路図である。
第１図において、マイクロフロセッサ１の出力ポート２
には抵抗３とダイオード４の並列接続回路の７ノード方
向側が接続され、一方、この並列接続回路のカソード方
向側にはバッファアンプ７の一方の入力（＋側）及びコ
ンデンサ６とポート保護用抵抗５の直列接続回路を介し
て論理レベルにおけるハイレベル（Ｈｉｇｈ）が接続さ
れている。
には抵抗３とダイオード４の並列接続回路の７ノード方
向側が接続され、一方、この並列接続回路のカソード方
向側にはバッファアンプ７の一方の入力（＋側）及びコ
ンデンサ６とポート保護用抵抗５の直列接続回路を介し
て論理レベルにおけるハイレベル（Ｈｉｇｈ）が接続さ
れている。
また、マイクロフロセッサ１の出力ポート８はベース抵
抗９を介してトランジスタ１１０ベース端子に接続され
、このトランジスタ１１のエミッタ端子は接地（すなわ
ち、論理レベルローレベル（Ｌｏｗ乃され、また、この
トランジスタ１１のコレクタ端子は、負荷抵抗１０を介
して上述のバッファアンプ７の出力に接続され、かつ、
このコレクタ端子は音源出力端子１２に接続されている
。バッファアンプ７の出力が音源発生回路の出力アンプ
（抵抗９，１１、）ランジスタ１１）の電源として供給
される。
抗９を介してトランジスタ１１０ベース端子に接続され
、このトランジスタ１１のエミッタ端子は接地（すなわ
ち、論理レベルローレベル（Ｌｏｗ乃され、また、この
トランジスタ１１のコレクタ端子は、負荷抵抗１０を介
して上述のバッファアンプ７の出力に接続され、かつ、
このコレクタ端子は音源出力端子１２に接続されている
。バッファアンプ７の出力が音源発生回路の出力アンプ
（抵抗９，１１、）ランジスタ１１）の電源として供給
される。
以上の様な回路構成において、音源出力端子１２からし
だいに音量レベルが減衰するようなエンベロープ音を出
力するためには、マイクロプロセッサ１の出力ポート８
から所望の周波数信号を作成して入力１７、かつ、制御
線である出力ポート２をハイレベルからローレベルに変
化させることで抵抗１０への電源供給はしだいに減少し
、エンベロープ音が実現できる。このとき、エンベロー
プの長さはコンデンサ６と抵抗３の時定数で定まる。
だいに音量レベルが減衰するようなエンベロープ音を出
力するためには、マイクロプロセッサ１の出力ポート８
から所望の周波数信号を作成して入力１７、かつ、制御
線である出力ポート２をハイレベルからローレベルに変
化させることで抵抗１０への電源供給はしだいに減少し
、エンベロープ音が実現できる。このとき、エンベロー
プの長さはコンデンサ６と抵抗３の時定数で定まる。
なお、エンベロープ音出力でなく連続音を出力したい場
合、制御線２をハイレベルに保ったまま出力ポート８か
ら周波数信号を入力すれば良い。
合、制御線２をハイレベルに保ったまま出力ポート８か
ら周波数信号を入力すれば良い。
マイクロプロセッサ１は上述した２つの出力ポート２，
８の機能を有するものであれば何でも良い。
８の機能を有するものであれば何でも良い。
以上説明したように本発明は、制御線を介して出力制御
が行われる音源制御回路において、制御線に抵抗とダイ
オードの並列接続回路のアノード方向側を接続し、一方
、カソード方向側にはバッファアンプの入力及びコンデ
ンサを介して論理レベルにおけるハイレベルが与えられ
、バッファアンプの出力により音源の出力アンプの電源
供給を行うことにより、専用ＬＳＩを削除でき、マイク
ロフロセッサのみでエンベロープ付音源の制御ができる
という効果がある。
が行われる音源制御回路において、制御線に抵抗とダイ
オードの並列接続回路のアノード方向側を接続し、一方
、カソード方向側にはバッファアンプの入力及びコンデ
ンサを介して論理レベルにおけるハイレベルが与えられ
、バッファアンプの出力により音源の出力アンプの電源
供給を行うことにより、専用ＬＳＩを削除でき、マイク
ロフロセッサのみでエンベロープ付音源の制御ができる
という効果がある。
第１図は本発明の一実施例の回路構成図である。
１・・・・・・マイクロプロセッサ、２，８・・・・・
・出力ポート、３・・・・・・抵抗、４・・・・・・ダ
イオード、５・・・・・出力ボート保護抵抗、６・・・
・・・コンデンサ、７・・・・・・バッファアンプ、９
・・・・・・ベース抵抗、１０・・・・・・負荷抵抗、
１１・・・・・・トランジスタ、１２・・・・・・音源
出力端子。 代理人 弁理士 内 原 晋
・出力ポート、３・・・・・・抵抗、４・・・・・・ダ
イオード、５・・・・・出力ボート保護抵抗、６・・・
・・・コンデンサ、７・・・・・・バッファアンプ、９
・・・・・・ベース抵抗、１０・・・・・・負荷抵抗、
１１・・・・・・トランジスタ、１２・・・・・・音源
出力端子。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 制御線を介して出力制御が行われる音源制御回路におい
て、 前記制御線に抵抗とダイオードの並列接続回路のアノー
ド方向側を接続し、一方、前記並列接続回路のカソード
方向側にはバッファアンプの入力およびコンデンサを介
して論理レベルにおけるハイレベルが与えられている回
路を有し、 前記バッファアンプの出力により音源発生回路の出力ア
ンプの電源供給を行うことを特徴とするエンベロープ付
音源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331137A JPH02176793A (ja) | 1988-12-28 | 1988-12-28 | エンベロープ付音源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331137A JPH02176793A (ja) | 1988-12-28 | 1988-12-28 | エンベロープ付音源制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02176793A true JPH02176793A (ja) | 1990-07-09 |
Family
ID=18240284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331137A Pending JPH02176793A (ja) | 1988-12-28 | 1988-12-28 | エンベロープ付音源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02176793A (ja) |
-
1988
- 1988-12-28 JP JP63331137A patent/JPH02176793A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JPS5848534A (ja) | 組合せ回路網のテスト方法 | |
| JP3818546B2 (ja) | 電流モード・アナログ信号マルチプレクサ | |
| EP0310575B1 (en) | Integrated audio amplifier electronically commutable from a single ended or stereo configuration to a balanced or bridge configuration and viceversa | |
| JPH02176793A (ja) | エンベロープ付音源制御回路 | |
| JP2908123B2 (ja) | 半導体装置 | |
| JPS60160728A (ja) | 並‐直列変換器 | |
| KR100727570B1 (ko) | 전력 상승 조건을 위한 ３상태 회로 | |
| JPH02309805A (ja) | 減衰回路 | |
| JPS63131707A (ja) | 差動ペア | |
| JPS6175619A (ja) | Ｅｃｌ回路 | |
| JPS5848922B2 (ja) | フクゴウテイデンリユウカイロ | |
| JPS6042916A (ja) | 音声制御装置 | |
| JPS6236402B2 (ja) | ||
| JPH1075126A (ja) | カスコード接続回路 | |
| JPS58111418A (ja) | 制御電圧により変化可能な伝送量を有する電子増幅器 | |
| JPS5989016A (ja) | ミユ−テイング回路 | |
| JP3175157B2 (ja) | 半導体集積回路装置 | |
| JPH0286247A (ja) | 音源回路 | |
| JP2591425B2 (ja) | 保護回路 | |
| MY119135A (en) | Method and apparatus providing high speed video signal limiting | |
| JPH1074111A (ja) | 定電流回路 | |
| JPS59103408A (ja) | ミユ−テイング装置 | |
| JPH053419A (ja) | 減衰回路 | |
| JPH02301219A (ja) | 出力バッファ回路 |