JPH02178933A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は半導体集積回路の多層配線構造、特に段差の改
良に関し。

多層配線の段差における段切れや配線抵抗の増加の減少
を目的とし。

多結晶シリコン膜を多層配線の第１層配線膜とする半導
体集積回路において、第１層配線膜上に耐酸化被膜を形
成し、第１層配線パターン間領域の耐酸化被膜を選択的
にエツチングし、続いて耐酸化被膜をマスクとして第１
層配線膜をほぼ半分の厚さまでエツチングし、更に耐酸
化被膜をマスクとして第１層配線膜を選択酸化し、第１
層配線膜を覆って基板全面に層間絶縁膜を形成し１層間
絶縁膜の上に第２層配線膜を形成することにより構成す
る。

〔産業上の利用分野〕

本発明は半導体集積回路の多層配線構造に関し特に多結
晶シリコン膜及び金属シリサイド層を配線膜として２層
以上使用した半導体メモリ集積回路の改良に関する。

半導体集積回路もますます高集積化、微細化が要求され
ている。

このため、多層配線においても、配線間の段差の平坦化
による断線の防止や配線抵抗の減少を配線パターンや絶
縁膜の改良により極力図る必要がある。

〔従来の技術〕

従来の多層配線の製造方法を第３図（ａ）乃至（＋）に
８０ＳＥＰＲＯＭを例にとり、フィールド酸化膜の部分
の工程順模式断面図により説明する。

図において、１６はシリコン（Ｓｉ）基板、１７は活性
領域間を分離するフィールドの二酸化シリコン（ＳｉＯ
□）膜、１８は第１層配線膜としての多結晶シリコン（
ポリＳｉ）膜、１９は層間絶縁用のＳｉＯ□膜２０は第
２層配線の金属シリサイド膜である。

第３図（ａ）に示すように、　Ｓｉ基板１６上に通常の
工程で活性領域間を分離する５ｉＯｚ膜１７を形成した
後に、多層配線の第１層配線膜として、ポリＳｉ膜１８
を形成する。

続いて、第３図（ｂ）に示すように、ポリＳ】膜１８を
配線膜としてパタニングする。

次に、第３図（ｃ）に示したように、ポリＳｉ膜１８の
上に層間絶縁用のＳｉＯ□膜１９膜形９した上に第２層
の配線膜として、ポリＳｉ膜或いは金属シリサイド膜２
０を成長する。

ところが、第１層配線膜のポリＳｉ膜１８のバクーンエ
ンジの段差のために、第２層配線膜のポリＳｉ膜２０の
表皮が皺になり、くびれ２１ができた状態となる。

〔発明が解決しようとする課題〕

従って、この場合、第１層配線膜のボ’ＪＳｉ膜１８の
エツジ部分で段差の形状により、第２層配線膜のポリＳ
ｉ膜或いは金属シリサイド膜２０が段差部分で部分的に
欠けたり、狭隘になって、配線抵抗の上昇を引起し、酷
い場合は断線して、集積回路素子の不良の原因となって
しまうといった問題を生していた。

特に、この段差切れは第２層配線膜が高融点金属のシリ
サイド膜　例えばタングステン・シリサイド（ＷＳｉｚ
）等の場合に顕著に現れる。

本発明は、この段差部分における多層配線下地膜の欠落
や断線を防止し、上層配線膜の機能を維持し、且つ配線
抵抗の安定化を図ることを目的として提供されるもので
ある。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

図において、１はＳｉ基板、２はＳｉ基板１上に形成さ
れた５ｉ０２膜、３は第１層配線膜のポリＳｉ膜４は窒
化シリコン（５ｉ３Ｎａ　）膜、５．６は第１層配線並
びに眉間絶縁用のＳｉＯ２膜、７は第２層配線膜のポリ
Ｓｉ膜である。

本発明の原理を、第１図の工程順模式断面図により説明
する。

第１図（ａ）に示すように、　Ｓｉ基板ｌ上の絶縁層で
ある５ｉ０２膜２の上に、　ＣＶＤ法により第１層配線
膜のポリＳｉ膜３を形成する。

次に、全面に５ｉＪ４膜４を成長させる。

続いて、第１図（ｂ）に示すように、５ｒＪａ膜４を選
択的にエツチングしてパタニングしたのちこの５ｉＪ４
膜４をマスクとして、ポリＳｉ膜３を半分の厚さまでエ
ツチングする。

更に、第１図（ｃ）に示すように、ポリＳｉ膜３を熱酸
化すると、　ｓｉ、Ｎ４膜４を除去した部分のポリＳｉ
膜３が酸化されて、　ＳｉＯ□膜５が形成され、ポリＳ
ｉ膜３による第１層の配線膜が形成される。

次に、第１図（ｄ）に示すように、　Ｓｉ３Ｎ、膜４を
全てエツチングで除去し、熱酸化を行い、ポリＳｉ膜３
の表面を酸化して、多層配線の第１層と第２層間の絶縁
に必要な厚さに熱酸化膜６を形成する。その後、第２層
の配線膜としてポリＳｉ膜７を被着する。

本発明は上記のように、多結晶シリコン膜を多層配線の
第１層配線膜とする半導体集積回路において、第１層配
線膜を選択酸化して、配線パターンを形成するとともに
、ポリＳｉの選択酸化により形成された酸化膜により配
線パターン間の段差を埋め、第２層配線膜の抵抗の安定
化を図ることにより達成される。

〔作用〕

本発明では、フィールド上の第１層配線膜の段差による
」二層配線の段差切れに起因する配線の欠けや断線を、
第１層配線膜の選択酸化による平坦化によって、防止又
は緩和している。

従って２従来技術で問題となっていた第１層配線段差部
での第２層配線膜の段差切れや配線抵抗値の上昇を抑止
できる。

〔実施例〕

第２図に本発明の一実施例をＭＯＳ　ＥＰＲＰＭのフィ
ールド酸化膜の部分を例にとり、工程順模式断面図で説
明する。

図において、８はＳｉ基板、９は活性領域のＳｉＯ□膜
、　１０は活性領域間を分離する５ｉＯｚ膜、１１は第
１層のポリＳｉ膜、１２は窒化シリコン（Ｓｉ３Ｎ＜）
膜、１３ば層間絶縁用のＳｉＯ□膜、１４は多層配線第
２層のポリＳｉ膜、１５ばタングステン・シリサイド膜
（ＷＳｉ２）である。

Ｓｉ基板８に通常の工程で活性領域を形成した後に、第
２図（ａ）に示すように、４００人の厚さのゲート用Ｓ
ｉＯ２膜９をウェット酸化して５．０００人の厚さの活
性領域分離用のフィールドＳｉＯ□膜１０を形成する。

その上に第１層のポリＳｉ膜１１を２，５００人の厚さ
で形成し、更に５ｉＪ４膜１２を８００°Ｃでアンモニ
ア及びシランガスを用いて、　　ＣＶＤ法により］　、
　０００人の厚さに形成する。

次に、第２図（ｂ）に示すように、ポリＳｉ膜１１」−
のＳｉ３Ｎ４膜１２を選択的にエツチングしたのち続い
て５ｉＪａ膜１２をカバーとして　ポリＳ　ｉ　ｌ！　
１１を半分の厚さ２，５００人に選択的にエツチングす
る。

再び、ウェット酸化法により９００　’Ｃの温度でこの
ポリＳｉ膜１１を酸化をすると、半分に削ったポリＳｉ
膜１１の部分が第２図（Ｃ）で示すように、　２．５０
０人の厚さの５ｉ（ｈ膜１３となり活性領域のポリＳｉ
膜１１がフィールド部分で絶縁される。

更に、５ｉＪ４膜〕２を全面エツチングで除去し。

層間絶縁のＳ　ｉ、０２膜１３を全面に形成し、続いて
ポリＳｉ膜１４を２．０００人の厚さに形成し、更に闇
】２膜を２．５００人の厚さに被着して第２層の配線膜
を形成する。

〔発明の効果〕

以上の工程を経ることにより、半導体集積回路の多層配
線構造における。第１層配線膜の段差に起因する上層配
線の欠落、断線が緩和されて、配線抵抗の増大や断線障
害がなくなり、半導体装置の高性能化及び高信頼化が図
れる。

７はポリＳｉ膜 ９はＳｉＯ□膜。

１１はポリＳｉ膜 １３はＳｉＯ□膜。

１５はＷＳｉｘ膜 ８はＳｉ基板。

１０は５ｉＯｚ膜。

１２はＳｉ３Ｎ４膜。

１４はポリＳｉ膜

【図面の簡単な説明】

第１図は本発明の原理説明図。 第２図ば一実施例の工程順模式断面図 第３図は従来例の工程順模式断面図 である。 図において。 １はＳｉ基板、　　　２はＳｊＯ□膜 ３はポリＳｉ膜、　　４はＳｉ：＋ｌＬ膜５は５Ｉ０２
膜、　　　６ば５ｉｎ２膜。 Ｋｉ　ｔ　’＋？’　ｌ　ｎ　Ｌ＠、＋すａ　ＤＡ＠（
ＫＪ　ｉ第　３　霞

Claims (1)

【特許請求の範囲】
1. 多結晶シリコン膜を多層配線の第１層配線膜とする半導
   体集積回路において、該第１層配線膜上に耐酸化被膜を
   形成し、該第１層配線パターン間領域の該耐酸化被膜を
   選択的にエッチングし、該耐酸化被膜をマスクとして該
   第１層配線膜をほぼ半分の厚さまでエッチングし、該耐
   酸化被膜をマスクとして該第１層配線膜を選択酸化し、
   該第１層配線膜を覆って基板全面に層間絶縁膜を形成し
   、該層間絶縁膜の上に第２層配線膜を形成することを特
   徴とする半導体装置の製造方法。