JPH02181429A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02181429A JPH02181429A JP40889A JP40889A JPH02181429A JP H02181429 A JPH02181429 A JP H02181429A JP 40889 A JP40889 A JP 40889A JP 40889 A JP40889 A JP 40889A JP H02181429 A JPH02181429 A JP H02181429A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- insulating film
- metal wiring
- metallic wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 14
- 239000000463 material Substances 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 10
- 230000001681 protective effect Effects 0.000 abstract description 6
- 238000007493 shaping process Methods 0.000 abstract 2
- 229910000838 Al alloy Inorganic materials 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体」１（板−ヒに多層配線を形成した半
導体装置の’ｊＡＮ方法に関する。
導体装置の’ｊＡＮ方法に関する。
（従来の技術）
近年、半導体集積回路の高集積化によるチップサイズの
大型化、配線長の増加に対応するために、多層配線技術
が広く利用されるようになってきた。
大型化、配線長の増加に対応するために、多層配線技術
が広く利用されるようになってきた。
第２図は従来の方法により形成された半導体装置の金属
配線部分の断面図である。第２図において、２１は半導
体基板、２２は第１層間絶縁膜、２３は第１金属配線、
２４は第２層間絶縁膜、２５は第２金属配線、２６は保
護膜である。
配線部分の断面図である。第２図において、２１は半導
体基板、２２は第１層間絶縁膜、２３は第１金属配線、
２４は第２層間絶縁膜、２５は第２金属配線、２６は保
護膜である。
次に従来の多層配線技術を用いた半導体装置の１１２造
方法について説明する。従来の多層配線の製造方法は、
所定の素子を形成した半導体基板２１と、その表面に被
着した第１層間膜２２のにに金属配線材料を被着し、選
択エツチングにより第１金属配線２：１を形成する。次
に第２層間絶縁膜２４を被着した後、その」−に金属配
線材料を被着し１選択エツチングにより第２金属配線２
５を形成する。さらに最大部には保護膜２６を設ける。
方法について説明する。従来の多層配線の製造方法は、
所定の素子を形成した半導体基板２１と、その表面に被
着した第１層間膜２２のにに金属配線材料を被着し、選
択エツチングにより第１金属配線２：１を形成する。次
に第２層間絶縁膜２４を被着した後、その」−に金属配
線材料を被着し１選択エツチングにより第２金属配線２
５を形成する。さらに最大部には保護膜２６を設ける。
（発明が解決しようとする課題）
しかしながら、」二足従来の方法では、第１金属配線２
３のパターンを第２層間絶縁膜２４の表面に反映し、第
２金属配腺２５に段差が生じろ。この段差のために、第
２金属配線２５のパターン形成が困難であったり、段差
部での金）ｉｉｃ配線配線レバレージ不良る信頼性低下
を生じるという問題を有していた。
３のパターンを第２層間絶縁膜２４の表面に反映し、第
２金属配腺２５に段差が生じろ。この段差のために、第
２金属配線２５のパターン形成が困難であったり、段差
部での金）ｉｉｃ配線配線レバレージ不良る信頼性低下
を生じるという問題を有していた。
本発明はヒ記従来の問題点を解決するもので、−１−層
金属配線の段差を少なくした半導体装置の製漬方法を提
供することを目的とするものである。
金属配線の段差を少なくした半導体装置の製漬方法を提
供することを目的とするものである。
（課題を解決するための手段）
本発明は上記１１的を達成するために、本発明の半導体
装置の製造方法は、層間絶縁膜に溝状の配線パターンを
形成し、この溝の中に多層配線中の下層金１−モ配線を
形成するようにしたものである。
装置の製造方法は、層間絶縁膜に溝状の配線パターンを
形成し、この溝の中に多層配線中の下層金１−モ配線を
形成するようにしたものである。
（作 用）
本発明は−１−記のような構成により、下層金ＪＡＬ配
線］−の層間絶縁膜表面は平坦化され、」二層金属配線
の段差の発生を防ぐことができろ。
線］−の層間絶縁膜表面は平坦化され、」二層金属配線
の段差の発生を防ぐことができろ。
（実施例）
第１図は本発明の一実施例によって形成された半導体装
置の金属多層配線部分の断面図である。
置の金属多層配線部分の断面図である。
第１図において、１１は半導体基板、１２は第１層間絶
縁膜、 １３は第１金属配線、１４は第２層間絶縁膜、
１５は第２金属配線、１Ｇは保護膜である。
縁膜、 １３は第１金属配線、１４は第２層間絶縁膜、
１５は第２金属配線、１Ｇは保護膜である。
次にＩ―記実施例の半導体装置の製造方法について説明
する。まず拡散等により、トランジスタ等の素子をシリ
コン等の半導体基板１１に形成する。
する。まず拡散等により、トランジスタ等の素子をシリ
コン等の半導体基板１１に形成する。
この！ｈ導体基板１１の表面に、気相成長を用いて第１
層間絶縁膜】２を形成する。この第１層間絶縁膜１２に
選択エツチングを行い、溝状の配線パターンを形成する
。さらに、選択エツチングによる第１金属配線１３と半
導体」＆板１１とのフンタフ１−のだめのコンタクトホ
ールを形成した後、アルミニラ１１合金等の金属配線材
料を被着し、上記溝状配線パターンをこの金属配線材料
によって埋め込む。この表面にフォトレジストを回転塗
布した後、フオトレジス１−と上記金属配線材料のエツ
チングレートが等しくなる条件下で表面全面をエツチン
グして溝状パターン外部にある金属配線材料を取り除く
ことによって上記溝状パターン内部に第１金属配線１３
を形成する。この１１に第２層間絶縁膜１４を被着し、
選択エツチングにより第１金属配線１３と第２金属配線
１５とのコンタクトのためのスルーホールを形成した後
、金属配線材料を被着する。これを選択エツチングによ
って第２金属配線１５を形成する。最表層には保護膜６
を形成する。
層間絶縁膜】２を形成する。この第１層間絶縁膜１２に
選択エツチングを行い、溝状の配線パターンを形成する
。さらに、選択エツチングによる第１金属配線１３と半
導体」＆板１１とのフンタフ１−のだめのコンタクトホ
ールを形成した後、アルミニラ１１合金等の金属配線材
料を被着し、上記溝状配線パターンをこの金属配線材料
によって埋め込む。この表面にフォトレジストを回転塗
布した後、フオトレジス１−と上記金属配線材料のエツ
チングレートが等しくなる条件下で表面全面をエツチン
グして溝状パターン外部にある金属配線材料を取り除く
ことによって上記溝状パターン内部に第１金属配線１３
を形成する。この１１に第２層間絶縁膜１４を被着し、
選択エツチングにより第１金属配線１３と第２金属配線
１５とのコンタクトのためのスルーホールを形成した後
、金属配線材料を被着する。これを選択エツチングによ
って第２金属配線１５を形成する。最表層には保護膜６
を形成する。
以−１−のように、本実施例によれば、第１層間絶縁膜
１２に形成した溝状パターン内部に第１金属配線１３を
埋め込んだ構造となり、第２層間絶縁膜１４の表面が平
坦化され、第２金屈配線１５に段差が生じるのを防ぐこ
とができる。
１２に形成した溝状パターン内部に第１金属配線１３を
埋め込んだ構造となり、第２層間絶縁膜１４の表面が平
坦化され、第２金屈配線１５に段差が生じるのを防ぐこ
とができる。
なお、本実施例においては、第１層間絶縁膜、第１金属
配線に対して本発明を用いた２層金属配線の場合を示し
たが、第１層間絶縁膜、第１金属配線を本実施例に沿っ
て形成した後、さらに上層の層間絶縁膜、金属配線に対
して本発明を用いて。
配線に対して本発明を用いた２層金属配線の場合を示し
たが、第１層間絶縁膜、第１金属配線を本実施例に沿っ
て形成した後、さらに上層の層間絶縁膜、金属配線に対
して本発明を用いて。
上層金属配線に段差の生じない３層以上の多層金属配線
も実現できろ。
も実現できろ。
（発明の効果）
本発明は上記実施例から明らかなように、層間絶縁膜に
溝状パターンを形成し、その内部に多層配線中の下層金
属配線を形成することによって。
溝状パターンを形成し、その内部に多層配線中の下層金
属配線を形成することによって。
−上層金属配線の段差の発生を防ぐことができ、高歩留
まりあるいは品質の安定した半導体装置の製造方法が実
現できる効果を有する。
まりあるいは品質の安定した半導体装置の製造方法が実
現できる効果を有する。
第１図は本発明の一実施例によって形成された半導体装
置の多層金属配線部の断面図、第２図は従来の方法によ
る半導体装置の多層金属配線部の断面図である。 ＩＩ、 ２１・・・半導体基板、１２．２２・・・第１
層間絶縁膜、１３．２３・・・第１−金属配線、１４．
２４・・・第２層間絶縁膜、１５．２５・・・第２金属
配線、１６．２６・・・保護膜。 特許出願人 松下電子工業株式会社
置の多層金属配線部の断面図、第２図は従来の方法によ
る半導体装置の多層金属配線部の断面図である。 ＩＩ、 ２１・・・半導体基板、１２．２２・・・第１
層間絶縁膜、１３．２３・・・第１−金属配線、１４．
２４・・・第２層間絶縁膜、１５．２５・・・第２金属
配線、１６．２６・・・保護膜。 特許出願人 松下電子工業株式会社
Claims (1)
- 半導体基板上の層間絶縁膜に溝状の配線パターンを形
成し、この溝の中に多層配線中の下層金属配線を形成す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40889A JPH02181429A (ja) | 1989-01-06 | 1989-01-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40889A JPH02181429A (ja) | 1989-01-06 | 1989-01-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181429A true JPH02181429A (ja) | 1990-07-16 |
Family
ID=11472976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40889A Pending JPH02181429A (ja) | 1989-01-06 | 1989-01-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181429A (ja) |
-
1989
- 1989-01-06 JP JP40889A patent/JPH02181429A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US5834365A (en) | Method of forming a bonding pad | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPH10308445A (ja) | 半導体装置及びその製造方法 | |
| JPH03265140A (ja) | 半導体装置およびその製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| KR100407809B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3166852B2 (ja) | ボンディングパッド構造及びその製造方法 | |
| JPH08111460A (ja) | 多層配線の構造および製造方法 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS6340344A (ja) | 半導体装置 |