JPH02181861A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はマルチプロセッサシステムの改良に関する。

（従来の技術） 第５図はマルチプロセッサシステムの一例を示す構成図
である。このシステムにはマスタプロセッサ１及びスレ
ーブプロセッサ２が備えられ、これらプロセッサ１，２
にそれぞれマスタデータバス３、スレーブデータバス４
が接続されている。

そして、マスタプロセッサ１にはマスタデータバス３を
介してマスタプロセッサ１のプログラムを記憶するＲＯ
Ｍ　（リード・オンリ・メモリ）５及びＲＡＭ　（ラン
ダム・アクセス・メモリ）６が接続され、又スレーブセ
ッサ２にはマスタデータバス４を介してスレーブプロセ
ッサ２のプログラムを記憶するＲＯＭ７及びＲＡＭ８が
接続されている。又、マスタデータバス３とスレーブデ
ータバス４との間には通信リンク９が接続されている。

しかるに、マスタプロセッサ１及びスレーブプロセッサ
２にそれぞれリセット信号が入力すると、マスタプロセ
ッサ１はＲＯＭ５に記憶されているプログラムに従って
処理を実行するとともに、スレーブプロセッサ２はＲＯ
Ｍ７に記憶されているプログラムに従って処理を実行す
る。そして、マスタプロセッサ１とスレーブプロセッサ
２との間におけるデータの通信は通信リンク９を通して
行われる。

ところで、スレーブプロセッサ２のプログラムを書換え
て例えば新しいプログラムで処理させる場合には、この
新しいプログラムを書込んだ別のＲＯＭを作成し、この
ＲＯＭと現在使用しているＲＯＭ７とを交換しなければ
ならない。又、スレブプロセッサ２にはＲＯＭ７及びＲ
ＡＭ８が接続されているが、このうちＲＯＭ７に記憶さ
れるプログラムは一般に小規模となっている。従って、
スレーブプロセッサ２にＲＯＭ７及びＲＡＭ８を接続す
ることは実装スペースを考えると、そのスペースファク
タを低下させるものであった。

（発明が解決しようとする課題） 以上のようにスレーブプロセッサのプログラムを変更す
る場合にはＲＯＭを交換しなければならず、又スレーブ
プロセッサに対してＲＯＭ及びＲＡ　Ｍを接続している
のでスペースファクターが低下する問題がある。

そこで本発明は、スレーブプロセッサのプログラム変更
が容品にできるとともにスペースファクタを向−トでき
るマルチプロセッサシステムを提供することを目的とす
る。

［発明の構成］ （課題を解決するための手段） 本発明は、マスタプロセッサ及びスレーブプロセッサを
有するマルチプロセッサシステムにおいて、マスタプロ
セッサに接続されたマスタデータバスとスレーブプロセ
ッサに接続されたスレーブデータバスとの間に多入出力
ポートメモリを接続し、マスタプロセッサには多入出力
ポートメモリにスレーブプロセッサの起動用データ、多
入出力ポートメモリからスレーブデルタバスを介してス
レーブプロセッサに接続されたランダム・アクセス・メ
モリへデータをローディングするためのプログラム及び
スレーブプロセッサのプログラムを書込みかつスレーブ
プロセッサをリセットしてスレーブプロセッサには予め
設定された多入出力ポートメモリのアドレスからデータ
又はプログラムを読取る機能を備えて上記目的を達成し
ようとするマルチプロセッサシステムである。

又、本発明は、マスタプロセッサ及びスレーブプロセッ
サを有するマルチプロセッサシステムにおいて、マスタ
プロセッサに接続されたマスタデータバスとスレーブプ
ロセッサに接続されたスレーブデータバスとの間に多入
出力ポートメモリを接続し、マスタプロセッサには多入
出力ポートメモリにスレーブプロセッサの起動用データ
、多入出力ポートメモリからスレーブデータバスを介し
てスレーブプロセッサに接続されたランダム・アクセス
・メモリへデータをローディングするためのプログラム
及びスレーブプロセッサのプログラムを書込みかつスレ
ーブプロセッサをリセットしてスレーブプロセッサには
予め設定された多入出力ポートメモリのアドレスから読
み出し開始して起動用データで指示された多入出力ポー
トメモリ上のプログラムに従ってこの多入出力ポートメ
モリに書込まれているデータ及びプログラムをランダム
・アクセス・メモリに書込み、この後にこのランダム・
アクセス・メモリに書込んだデータ及びプログラムに従
って処理を実行する機能を備えて上記目的を達成しよう
とするマルチプロセッサシステムである。

（作用） このような手段を備えたことにより、マスタプロセッサ
はマスタデータバスを通して多入出力ポートメモリにス
レーブプロセッサの起動用データ、多入出力ポートメモ
リからスレーブデータバスを介してスレーブプロセッサ
に接続されたランダム・アクセス争メモリへデータをロ
ーディングするためのプログラム及びスレーブプロセッ
サのプログラムを書込む。そして、マスタプロセッサは
スレーブプロセッサをリセットして読み出しアドレスを
設定し、この設定によりスレーブプロセッサは多入出力
ポートメモリの読み出しを行なってプログラム処理を実
行する。

又、以上のような手段を備えたことにより、マスタプロ
セッサはマスタデータバスを通して多入出力ポートメモ
リにスレーブプロセッサの起動用データ、多入出力ポー
トメモリからスレーブデータバスを介してスレーブプロ
セッサに接続されたランダム・アクセス・メモリへデー
タをローディングするためのプログラム及びスレーブプ
ロセッサのプログラムを書込む。そして、マスタプロセ
ッサはスレーブプロセッサをリセットして読み出しアド
レスを設定し、この設定によりスレーブプロセッサは読
み出しを行なって起動用データで指示された多入出力ポ
ートメモリ上のプログラムに従ってこの多入出力ポート
メモリに書込まれているデータ及びプログラムをランダ
ム・アクセス・メモリにローディングし、この後にこの
ランダム・アクセス争メモリに書込んだプログラムに従
って処理を実行する。

（実施例） 以下、本発明の第１実施例について図面を参照して説明
する。

第１図はマルチプロセッサシステムの構成図である。こ
のシステムにはマスタプロセッサ１ｏ及びスレーブプロ
セッサ１１が備えられ、マスタプロセッサ１０にはマス
タデータバス１２を介してＲＯＭ１３及びＲＡＭ１４が
接続され、又スレーブプロセッサ１１にはマスタデータ
バス１５を介してＲＡＭ１６が接続されている。そして
、マスタプロセッサ１０とスレーブプロセッサ１１との
間にはコントロールレジスタ１７が接続され、又マスタ
データバス１２とスレーブデータバス１５との間にはデ
ィユアルポートＲＡＭ１８が接続されている。

前記マスタプロセッサ１０は、ディユアルボートＲＡＭ
１８にスレーブプロセッサ１１の起動用データ及びスレ
ーブプロセッサ１１のプログラムを書込みかつスレーブ
プロセッサ１１をリセットしてディヤアルボートＲＡＭ
１８の読み出しアドレスを設定する機能を備えている。

一方、スレーブプロセッサ１１は設定されたディユアル
ボートＲＡＭ１８のアドレスから読み出しを行なう機能
を備えている。

次に上記の如く構成されたシステムにおけるスレーブプ
ロセッサのプログラムの変更時の作用について説明する
。マスタプロセッサ１ｏにリセット信号が入力すると、
このマスタプロセッサ１゜はＲＯＭ１３に記憶されてい
るプログラムに従って処理を実行する。この状態に外部
からスレーブプロセッサ１１の起動用データ及びこのプ
ロセッサ１１のプログラムが取り込まれてＲＡＭ１４に
記憶されると、マスタプロセッサ１ｏはＲＡＭ１４から
起動用データ及びプログラムを読み出してディユアルボ
ー１−ＲＡＭ１８の所定のアドレス、例えば第２図に示
すように起動用データはアドレス「０」から記憶し、又
プログラムはアドレスｒ１００Ｊからｒ２００Ｊの間に
記憶する。ここで、起動用データはディユアルボートＲ
ＡＭ１８のアドレスｒ１００Ｊから読み出す指令となっ
ている。

次にマスタプロセッサ１０はコントロールレジスタ１７
を通してスレーブプロセッサ１１をリセットする。この
とき、スレーブプロセッサ１１はディユアルボートＲＡ
Ｍ１８の読み出しアドレス「０」が設定されている。こ
れにより、スレーブプロセッサ１１は起動すると、設定
されたアドレスに従ってディユアルボートＲＡＭ１８の
アドレス「０」からデータを読み出す。このとき、ディ
ユアルボートＲＡＭ１８のアドレス「０」には起動用デ
ータが記憶されているので、スレーブプロセッサ１１は
起動用データを読み取ることによってアドレスｒ１００
Ｊから読み出しを実行する。しかるに、このアドレスＮ
０ＯＪからはスレーブプロセッサ１１のプログラムが記
憶されているので、スレーブプロセッサ１１はこのプロ
グラムに従ってスレーブとしての処理を実行する。なお
、ＲＡＭ１６はスレーブプロセッサ１１の処理における
データの記憶に使用される。

このように上記第１実施例においては、マスタプロセッ
サ１０によりデイユアルボートＲＡＭ１８にスレーブプ
ロセッサの起動用データ及びスレーブプロセッサ１１の
プログラムを書込んでスレーブプロセッサ１１をリセッ
ト及び読み出しアドレスを設定し、スレーブプロセッサ
１１では設定されたアドレスから読み出しを行なってデ
イユアルポートＲＡＭ１８のプログラムを読取って処理
を実行するようにしたので、スレーブプロセッサ１１の
プログラムを変更する場合にその変更したプログラムを
マスタプロセッサ１０の系統を通して読み込ませるだけ
で容易にスレーブブロセ・ソサ１１のプログラムを変更
できる。又、スレーブプロセッサ１１のプログラム用の
ＲＯＭが必要なくなり実装スペースを小さくできる。さ
らに、ディユアルボー）ＲＡＭ１８にスレーブプロセッ
サ１１のプログラムを記憶させるので、小規模なスレー
ブプロセッサ１１のプログラムに対して有効であり、こ
の場合ディユアルボートＲＡＭ１８の容量が大きくかつ
プログラムが小さいときに特に有効である。

次に本発明の第２実施例について説明する。なお、第１
図と同一部分には同一符号を付してその詳しい説明は省
略する。マスタプロセッサ２０はディユアルポートＲＡ
Ｍ１８にスレーブプロセッサ２１の起動用データ、ディ
ユアルボートＲＡＭ１８からＲＡＭ１６ヘデータをロー
ディングするためのプログラム及びスレーブプロセッサ
２１のプログラムを書込みかつスレーブプロセッサ２１
をリセットしてディユアルボートＲＡＭ１８の読み出し
アドレス「０」を設定する機能を備えている。又、スレ
ーブプロセッサ２１は設定されたアドレス「０」から読
み出しを行なってデイユアルポートＲＡＭ１８に書込ま
れているデータ及びプログラムをＲＡＭ１６に書込み、
この後にこのＲＡＭ１６に書込んだプログラムに従って
処理を実行する機能を備えている。

次に作用について説明する。マスタプロセッサ２０にリ
セット信号が入力すると、このマスタプロセッサ２０は
ＲＯＭ１３に記憶されているプログラムに従って処理を
実行する。この状態に外部からスレーブプロセッサ２１
の起動用データ、ローディングのプログラム及びスレー
ブプロセッサ２１のプログラムが取り込まれてＲＡＭ１
４に記憶されると、マスタプロセッサ２０はＲＡＭ　１
４から起動用データ及び各プログラムを読み出してディ
ユアルボートＲＡＭ１８の所定のアドレス、例えば第４
図に示すように起動用データはアドレス「０」から記憶
し、又ローディング用のプログラムはアドレス「５０」
からｒｌｏｏＪの間に記憶し、さらにスレーブプロセッ
サ２１のプログラムはアドレスｒｌｏＯＪからｒ２００
Ｊに記憶する。ここで、起動用データはディユアルボー
トＲＡＭ１８のアドレス「５０」から読み出す指令とな
っている。

次にマスタプロセッサ２０はコントロールレジスタ１７
を通してスレーブプロセッサ２］をリセットする。スレ
ーブプロセッサ２１はディユアルポ−）ＲＡＭ１８の読
み出しアドレス「０」が設定されている。これにより、
スレーブプロセッサ２１は起動すると、設定されたアド
レス「０」に従ってディユアルボートＲＡＭ１８のアド
レス「０」からデータを読み出す。このとき、ディユア
ルボーｈ　ＲＡＭ　１８のアドレス「０」からは起動用
データが記憶されているので、スレーブプロセッサ１１
は起動用データを読み取ることによってアドレス「５０
」から読み出しを行なう。しかるに、このアドレス「５
０」からはローディングのプログラムがｔ己憶され°Ｃ
いるので、スレーブプロセッサ２１はこのプログラムに
従ってアドレスｒ１００Ｊからｒ２００Ｊのスレーブプ
ロセッサ２１のプログラムをＲＡＭ１６に移す。なお、
このプログラム瓜が多ければ、マスタプロセッサ２０と
スレーブプロセッサ２１との間におけるハンドシェイク
により繰返しローディングが行われ、全てのプログラム
がＲＡＭ１６に移される。しかる後、このプログラムの
ローディングが終了すると、スレーブプロセッサ２１は
ＲＡＭ１６に移されたスレーブプロセッサ２１のプログ
ラムに従ってスレーブとしての処理を実行する。

このように上記第２実施例においては、マスタプロセッ
サ２１によりディユアルボートＲＡＭ１８にスレーブプ
ロセッサの起動用データ、ローディングするためのプロ
グラム及びスレーブプロセッサ２１のプログラムを書込
みんでスレーブプロセッサ２１をリセットして読み出し
アドレスを設定し、スレーブプロセッサ２１ではディユ
アルポートＲＡＭ１８に書込まれているデータ及びプロ
グラムをＲＡＭ１６に移し、この後にＲＡＭ１６に書込
んだプログラムに従って処理を実行するようにしたので
、スレーブプロセッサ２１のプログラムを変更する場合
にその変更したプログラムをマスタプロセッサ２０の系
統を通して読み込ませるだけで容易にスレーブプロセッ
サ２１のプログラムを変更できる。又、スレーブプロセ
ッサ２１のプログラム用のＲＯＭが必要なくなり実装ス
ペースを小さくできる。

なお、本発明は上記各実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形してもよい。例えば、デ
ィユアルボートＲＡＭ１８に限らずトリプルボートＲＡ
Ｍを接続ｌ、て罠数のスレーブプロセッサを接続しても
よい。又、スレーブプロセッサ１１．２１の下位にさら
にスレーブプロセッサを接続して多段のシステムを構築
してもよく、さらにマスタプロセッサに複数のデイユア
ルボ〜　トＲＡＭ等を接続して複数のスレーブプロセッ
サを設けるようにしてもよい。

［発明の効果］ 以上詳記したように本発明によれば、スレーブプロセッ
サのプログラム変更が容易にできるとともにスペースフ
ァクタを向上できるマルチプロセッサシステムを提供で
きる。

【図面の簡単な説明】

第１図及び第２図は本発明に係わるマルチプロセッサシ
ステムの第１実施例を説明するための図であって、第１
図は構成図、第２図はディスアルボートＲＡＭ内の模式
図、第３図及び第４図は本発明に係わるマルチプロセッ
サシステムの第２実施例を説明するための図であって、
第３図は構成図、第４図はディユアルボー）ＲＡＭ内の
模式図、第５図は従来技術の構成図である。 １０．２０・・・マルチプロセッサ、１１．２１・・・
スレーブプロセッサ、１２・・・マスタデータバス、１
３．１６・・・ＲＡＭ、１４・・・ＲＯＭ、１５・・・
スレーブデータバス、１７・・・コントロールレジスタ
、１８・・・ディユアルボー）ＲＡＭ０ 出願人代理人　弁理士　鈴江武彦 第　１　図 第　３　図 見　４ 図

Claims (2)

【特許請求の範囲】
1. （１）マスタプロセッサ及びスレーブプロセッサを有す
   るマルチプロセッサシステムにおいて、前記マスタプロ
   セッサに接続されたマスタデータバスと前記スレーブプ
   ロセッサに接続されたスレーブデータバスとの間に多入
   出力ポートメモリを接続し、前記マスタプロセッサには
   前記多入出力ポートメモリに前記スレーブプロセッサの
   起動用データ、前記多入出力ポートメモリから前記スレ
   ーブデータバスを介して前記スレーブプロセッサに接続
   されたランダム・アクセス・メモリへデータをローディ
   ングするためのプログラム及び前記スレーブプロセッサ
   のプログラムを書込みかつ前記スレーブプロセッサをリ
   セットして前記スレーブプロセッサには予め設定された
   前記多入出力ポートメモリのアドレスからデータ又はプ
   ログラムを読取る機能を備えたことを特徴とするマルチ
   プロセッサシステム。
2. （２）マスタプロセッサ及びスレーブプロセッサを有す
   るマルチプロセッサシステムにおいて、前記マスタプロ
   セッサに接続されたマスタデータバスと前記スレーブプ
   ロセッサに接続されたスレーブデータバスとの間に多入
   出力ポートメモリを接続し、前記マスタプロセッサには
   前記多入出力ポートメモリに前記スレーブプロセッサの
   起動用データ、前記多入出力ポートメモリから前記スレ
   ーブデータバスを介して前記スレーブプロセッサに接続
   されたランダム・アクセス・メモリへデータをローディ
   ングするためのプログラム及び前記スレーブプロセッサ
   のプログラムを書込みかつ前記スレーブプロセッサをリ
   セットして前記スレーブプロセッサには予め設定された
   前記多入出力ポートメモリのアドレスから読み出し開始
   して起動用データで指示された前記多入出力ポートメモ
   リ上のプログラムに従ってこの多入出力ポートメモリに
   書込まれているデータ及びプログラムを前記ランダム・
   アクセス・メモリに書込み、この後にこのランダム・ア
   クセス・メモリに書込んだ前記データ及び前記プログラ
   ムに従って処理を実行する機能を備えたことを特徴とす
   るマルチプロセッサシステム。