JPS6022779B2 - 多重処理系のプログラム・ロ−デイング方法 - Google Patents

多重処理系のプログラム・ロ−デイング方法

Info

Publication number
JPS6022779B2
JPS6022779B2 JP11334177A JP11334177A JPS6022779B2 JP S6022779 B2 JPS6022779 B2 JP S6022779B2 JP 11334177 A JP11334177 A JP 11334177A JP 11334177 A JP11334177 A JP 11334177A JP S6022779 B2 JPS6022779 B2 JP S6022779B2
Authority
JP
Japan
Prior art keywords
program
processor
data
memory
local memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11334177A
Other languages
English (en)
Other versions
JPS5447546A (en
Inventor
一郎 内藤
道生 渡辺
邦夫 檜山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11334177A priority Critical patent/JPS6022779B2/ja
Publication of JPS5447546A publication Critical patent/JPS5447546A/ja
Publication of JPS6022779B2 publication Critical patent/JPS6022779B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、多重処理系(Multi prMessor
s$temにおける、プログラム・ローデイング方法に
関するものである。
従来、プロセッサ間で共有される共通メモリと各プロセ
ッサのみ使用できるローカル・メモリとを所有する多重
処理系において、ローカルメモリへの、プログラム、デ
ータのローデイングは、次のような方式で行なわれてい
た。
第1の方法は、ローカル・メモリにリード・オンリー・
メモリ(ROM)を使用し、必要なプログラム・データ
をそこに書き込んでおく方法である。
この方法は、システムに、プログラム入力装置を備える
必要がないという利点はあるが、実行するプログラムを
任意に変えることが出来ない。第2の方法として、各々
のプロセッサにそれぞれプログラム入力装置を備えて、
そこから各々のプロセッサのローカル・メモリにプログ
ラムをローディングする方法である。この方法は、構成
は容易であるが、操作が複雑で、またプログラム入力装
置が少なくとも、プロセッサの数だけ必要となるのでコ
スト高となるという欠点がある。第3の方法は、プ。グ
ラムのローディング時に1台毎に各プロセッサに、プロ
グラム入力装置を接続して順次切替えてローディングを
行なう方法である。この方法ではプログラム入力装置が
最低1台で十分であるが、装置の動的な接続、切り離し
を可能にする必要があり、また操作が複雑となる。本発
明は上記従来方式の欠点を除去し、低価格且つ容易に操
作可能なプログラムローディング方法を提供することを
目的とする。
この目的を達成するために本発明方法は、ブロセッサ間
共有メモリと、各プロセッサ毎に設けられたローカルメ
モリを有する多重処理系において、プロセッサ(例えば
A)にプログラム入力装置を接続し、このプロセッサA
から他のプログラム入力装置を有しないプロセッサ(例
えばB)のローカルメモ川こローデイングする場合、ま
ずプ。
セツサAによりローデイングすべきプログラム、データ
を共通メモリに格納し、次に格納されたプログラム、デ
ータをプロセッサBのローカルメモリーこ転送するよう
にしたことを特徴とする。以下本発明を実施例を参照し
て説明する。第1図は本発明ローディング方法を実施す
るために用いられる多重処理系の構成の一例を示す。
同図においてla,lbはそれぞれプロセッサ、2a,
2bは各々のプロセッサla,lbのみがアクセスでき
るローカルメモリ、3は共通にアクセスできる共通メモ
リである。5はプログラム入力装置で、一方のプロセッ
サlaのみからアクセスできる。
上記共通メモリ3にはローデイングすべきプログラム、
データを一時格納するデータバッファ領域3aを含み、
又、ローカルメモリ2bは転送プログラム構成するりー
ド・オンリ・メモリ(ROM)2b,を含んでいる。本
発明は上記のような多重処理系において、入力装置5よ
り入力したプログラム、データを、プロセッサlbのロ
ーカルメモリ2bにロ−デイングする方法に関するもの
で以上これについて説明する。
‘1’第1ステップ まずプロセッサlaを用いて、入力装置5より入力され
たプログラム、データを共通メモリ3のデータバッファ
領域に格納する。
このような処理は通常の計算機においてプログラム、デ
ータを読みこむ処理と同様に行われるので詳細は省略す
る。‘2}第2ステップ 次にプロセッサlbはローカルメモリ2bの−部である
リード・オンリ・メモリ(ROM)2b,に貯えられて
いる転送プログラムを読み出し、このプログラムを実行
することによりデータバッファ領域3aに格納されたロ
ーディングすべきプログラム、データをローカルメモリ
2bに転送する。
上記の方法によれば1台のプログラム入力装置を用いる
だけで、多数のプロセッサのローカルメモリにプログラ
ム、データのローデイングをすることが可能となる。
尚、以上の例では転送用のプログラムがローカルメモリ
2bにROMとして設けられているが、その代りに、第
2図のように共通メモリ3に転送プログラム主記憶用の
領域3bを設け、これに格納してもよい。
この場合には上記の第1ステップにおいて、ローディン
グすべきプログラム、データと、転送用のプログラムを
入力装置5より入力し、プロセッサlaによりこれらを
共通メモリ3に格納する。
そして第2ステップにおいて、プロセッサlbにより転
送プログラムを読み出し、これを実行することにより共
通メモリ3内のデータバッファ3aに格納されたプログ
ラム、データを、ローカルメモリ2bに転送する。第3
図は第1図及び第2図に示した方法において、共通メモ
リ3内のデータバッファ領域3aの容量がローディング
すべきプログラム、データの総量より小さい場合でも全
プログラム、データの転送を可能にする方法の説明用ブ
ロック図である。
同図において3cは共通メモリ3内に設けられた空きバ
ッファ・テスト・アンド・セット・メモリ領域で、例え
ばこれに“0”が書き込まれているときはプロセッサl
aがデータバッファ領域3aをアクセスできる状態を示
し、“1”が書き込まれているときはそれができない状
態を示す。
又、3dはデータ・ストア・テスト・アンド・セット・
メモリ領域で、例えばこれに“0”が書き込まれている
ときはプロセッサlbによりデータバッファ領域3aに
格納されたプログラム、データをローカルメモリ2bに
転送できる状態にあることを示し、“1”が書き込まれ
ているときはそれができない状態であることを示す。両
テスト・アンド・セット・メモリはこの図のように共通
メモリの一部領域を使用することもできるし、又別個に
レジスタとして構成してもよいことは明らかである。尚
、テスト・アンド・セット・メモリ機構は公知の技術で
あるので、ここでは説明を省略する。次に第4図に示す
フローチャ−トを参照して、この方式のローディング方
法について説明する。
同図aはプロセッサla側、bはプロセッサlb側のプ
ログラムである。{1) 入力プロセッサlaは空きバ
ッファ・テスト・アンド・セット・メモリ3cを読む。
■ メモリ3cの内容が“1”の場合、上記テスト・ア
ンド・セット・メモリ3cの読み出しを“0”が読み出
されるまで繰返し実行する。
‘3} “0”を読み出した場合、入力装置5からデー
タ・バッファ3aに収容できるだけの量のプログラム、
データを、データ・バッファ3aに転送する。{4〕プ
ログラム、データをデータ・バッファ3aに格納完了し
た後、データ・ストア・テスト・アンド・セット・メモ
リ3dに“0”を書き込み、プロセッサーbによるデー
タ・バッファ3aの使用を可能にする。
■ もし、プログラム、データがすべて転送されていな
ければ、‘11以下の過程を繰り返し、残ったプログラ
ム・データの転送を行なう。
プログラム、データの転送が完了すれば、プロセッサー
aによる処理は終了する。一方、他方のプロセッサlb
は、次の処理を、プロセッサlaによるm〜【51の処
理を同時に実行する。
‘6}‘1}と同様、データ・ストア・テスト・アンド
・セット・メモリ3dを読み‘7} “1”を読み出し
た場合、テスト・アンド・セット・メモリの読み出しを
“0”が読み出されるまで繰返し実行する。
■ “0”を読み出した場合、データ・バッファ3a内
のプログラム、データをローカル・メモIJ・2bに転
送する。
【9’ローカル・メモリ2bに、プログラム、データを
転送した後、空きバッファ・テスト・アンド・セット・
メモリ3cに“0”を書き込み、プロセッサーaによる
データ・バツフア3aへのデータ転送可能にする。
00 全プログラム、データが転送されなければ、再び
‘6)以下の過程を繰り返し、残ったプログラム、デー
タのローカル・メモリ2bへの転送を行なう。
転送が完了すれば、プログラム2bによる処理は終了す
る。このように、2つのテスト・アンド・セット・メモ
リを用いて、プログラム入力装置を有しないプロセッサ
のローカルメモリへのプログラムやデータの転送を転送
すべきプログラム、データより小さなバッファを用いて
行なうことが出来る。
以上の実施例は、いずれもプログラム入力装置を有しな
いプロセッサが1台の場合の構成例で説明したが、複数
台の場合でも同様に適用できる。以上説明したごとく、
本発明によれば、共有メモリと、各プロセッサに固有の
ローカル・メモリを持つ多重処理系において、一合の入
力プロセッサから他のプロセッサから他のプロセッサの
ローカルメモリへ、プログラムをロードすることを可能
にすることにより、プログラム・ローディングのための
プログラム入力装置を共通に使用することができ、この
ためコスト低減や操作の容易化等の効果が期待できる。
【図面の簡単な説明】
第1図、第2図、第3図はそれぞれ本発明方法の各実施
例を説明するための多重処理系のブロック図、第4図は
第3図の方式の動作を説明するためのフローチャートで
ある。 秦ノ図 弟Z図 慕う図 鷺4図

Claims (1)

    【特許請求の範囲】
  1. 1 複数のプロセツサと、それぞれのプロセツサに専用
    に設けられたローカルメモリと、複数のメモリが共にア
    クセスできる共通のメモリを有する多重処理系で、プロ
    グラム入力装置を有する少くも1台のプロセツサAから
    該入力装置を有しない他のプロセツサBのローカルメモ
    リにプログラム・データをローデイングする方法におい
    て、上記プロセツサAの入力装置からローデイングすべ
    きプログラム・データを上記共通メモリに格納する第1
    のステツプと、上記プロセツサBにより、上記格納され
    たプログラム・データを共通メモリからプロセツサBの
    ローカルメモリに転送する第2ステツプとを備えたこと
    を特徴とする多重処理系のプログラム・ローデイング方
    法。
JP11334177A 1977-09-22 1977-09-22 多重処理系のプログラム・ロ−デイング方法 Expired JPS6022779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11334177A JPS6022779B2 (ja) 1977-09-22 1977-09-22 多重処理系のプログラム・ロ−デイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11334177A JPS6022779B2 (ja) 1977-09-22 1977-09-22 多重処理系のプログラム・ロ−デイング方法

Publications (2)

Publication Number Publication Date
JPS5447546A JPS5447546A (en) 1979-04-14
JPS6022779B2 true JPS6022779B2 (ja) 1985-06-04

Family

ID=14609779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11334177A Expired JPS6022779B2 (ja) 1977-09-22 1977-09-22 多重処理系のプログラム・ロ−デイング方法

Country Status (1)

Country Link
JP (1) JPS6022779B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133565A (ja) * 1984-07-25 1986-02-17 Fuji Electric Co Ltd プログラムのロ−デイング方式
JPS62179045A (ja) * 1986-01-31 1987-08-06 Hitachi Koki Co Ltd 制御装置
JPS6349872A (ja) * 1986-08-18 1988-03-02 Nec Corp フア−ムウエアロ−ド方式
JPS63153664A (ja) * 1986-08-29 1988-06-27 Nippon Telegr & Teleph Corp <Ntt> 機能分散型マルチプロセッサ・システムにおけるプログラム引上げ方式
JP2753706B2 (ja) * 1987-12-09 1998-05-20 富士通株式会社 計算機におけるipl方法
JPH01223552A (ja) * 1988-03-02 1989-09-06 Fanuc Ltd システムプログラムのローディング方法

Also Published As

Publication number Publication date
JPS5447546A (en) 1979-04-14

Similar Documents

Publication Publication Date Title
US4943911A (en) System for loading initial program loader routine into secondary computer without bootstrap ROM
JP3797570B2 (ja) セマフォ命令用のセマフォ・バッファを用いた装置と方法
JPH01263737A (ja) エミュレーション装置
JPS6022779B2 (ja) 多重処理系のプログラム・ロ−デイング方法
JPS5848289A (ja) バツフアメモリ制御方式
JPS6136845A (ja) シングルチツプマイクロコンピユ−タ
JPS6316779B2 (ja)
JPS61256478A (ja) 並列処理計算機
JPS593636A (ja) 動的結合モジユ−ル実行処理方式
JPH03194641A (ja) アプリケーションプログラム共用方式
JPH04175924A (ja) 複数os実行方式
EP0362403A1 (en) Method of saving a system program
JPS6086654A (ja) 他cpuからのシステムリモ−トロ−デイング方式
JPH03182949A (ja) 計算機システムにおける主記憶装置の診断方式
JPS6231386B2 (ja)
JPS6235146B2 (ja)
JPH0679306B2 (ja) マルチプロセツサの制御方法
JPS62226368A (ja) 補助プロセサへのプログラムロ−ド方式
JPS63157255A (ja) 情報処理装置
JPH02219153A (ja) メモリとcpuとプロセッサ・エレメントおよびプロセッサ・システム
JPH02259828A (ja) ファイル併合処理方式
JPH11345221A (ja) マルチプロセッサシステム
JPH0512028A (ja) 初期プログラムロード(ipl)方式
JPH07129519A (ja) デュアルcpuシステム
JPH0470929A (ja) プログラムファイル読み込み方式