JPH02181936A - 微細電極の形成法 - Google Patents

微細電極の形成法

Info

Publication number
JPH02181936A
JPH02181936A JP124289A JP124289A JPH02181936A JP H02181936 A JPH02181936 A JP H02181936A JP 124289 A JP124289 A JP 124289A JP 124289 A JP124289 A JP 124289A JP H02181936 A JPH02181936 A JP H02181936A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
resist
semiconductor substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP124289A
Other languages
English (en)
Inventor
Norihiko Samoto
典彦 佐本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP124289A priority Critical patent/JPH02181936A/ja
Publication of JPH02181936A publication Critical patent/JPH02181936A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は微細用(車の形成法に関し、特に抵抗の低減化
された断面T字型微細電極の形成法に関する。
[従来の技術] 従来、微細電極の抵抗を下げる電極の形成方法として、
特公昭61−77370号公報「パターン形成法」に記
載の方法が知られている。前記公報記載の形成法を第2
図(a)〜(C)に示す。即ち、まず第2図(a)に示
すように低感度のポジ型レジスト21を半導体基板20
上に塗イ17シ、ついで高感度のポジ型レジスト22を
上記低感度ポジ型レジスト21上に塗布し、電子線23
により露光する。次いで現像して、1字型のレジストパ
ターンをjqだ後、第2図(b)に示すように金属24
を蒸着し、有機洗浄によりレジスト21.22およびレ
ジスト22上の蒸着金属24を除去することによって、
第2図(C)に示すようにTV型の電極25が形成され
、電極抵抗の低減化が図られている。
[発明が解決しようとする課題] 以上述べた形成法は、電極の抵抗が小さくできる点で従
来の単層レジストによって形成された電極に比べて改善
されているものの、ゲート長は、下層レジスト開口幅で
決定されるため、レジスト厚が厚くなるに従って、0.
25 /1ffl以下のゲート長を得ることが難しくな
る。
また、半導体基板上に直接レジストが塗布形成されてい
るため、レジスト開口部が小さくなるにつれて該開口部
にレジスト残りが存在するようになり、このため0.2
卯以下の電極形成においては、電極と半導体基板の接触
が悪く、電気的特性の劣化や歩留まりの劣化が生じゃと
いう問題点があった。
本発明の目的は、このような従来の欠点を除去せしめて
、抵抗の低減化された電極を歩留まりよく形成する方法
を提供することにある。
[課題を解決するための手段] 本発明は、半導体基板上に二酸化ケイ素絶縁膜を形成し
、該絶縁膜をパターニングして電(垂下部に相当する所
望寸法を残した絶縁膜パターンを形成する工程と、該絶
縁膜パターン上にポジ型レジストを塗イ[↑形成りる工
程と、前記半導体基板には達しないか前記絶縁膜パター
ンには達する飛程を有するエネルギーのイオンビームて
、前記絶縁膜パターンを中心として電極の上部寸法に相
当する所定の領域を露光・現像して前記絶縁膜パターン
の頭出しを行う工程と、この頭出しされた絶縁膜パター
ンをウェットエツチングにJ:り除去する工程と、電極
金属を蒸着する工程と、前記レジス1へおよび該レジス
l〜上の不要金属を除去して断面T字型の金属パターン
を形成する工程とを備えてなることを特徴とする微細電
(※の形成法である。
[作用] 本発明においては、ゲート長司法を決める絶縁膜を半導
体基板上に形成してあり、ゲート電極形成部においてレ
ジメ1〜と基板が直接接触していないため、レジストの
スカム残りによる歩留まりの劣化は生じない。また、抵
抗を低減させる上部電極用パターンの形成については、
エネルギー制御されたイオンビームを用いて、絶縁膜を
露呈さU、かつレジストパターンが半導体旦仮まで達し
ない程度にエツチングすることによって行う。次いで絶
縁膜を除去して、電極金属を蒸着することによりリフト
オフ法での1字型電極の形成が可能となる。iqられる
1字型電極のゲート長寸法と上部電極寸法とは、それぞ
れ単独に露光され、その寸法は別々に制御されているの
で、任意の値に設定することができる。
[実施例] 次に図面を参照して、本発明の実施例について説明する
第1図(a)〜((])は、本発明の一実施例を工程順
に示す電極部の概略断面図である。まず、第1図(a)
に示すように半導体基板10上に二酸化ケイ素(Si0
2)の絶縁膜11を2000人から5000人の厚さに
形成し、次いでネガ型レジスト12を前記絶縁膜11上
に塗布形成する。次いで、第1図(b)に示すように、
ネガ型レジスト12を露光・現像した後、残ったネガ型
しジスlへ12をマスク1;3として、露呈した前記絶
縁1tA11をエッヂング除去して前記マスク13下の
絶縁1漠11をダミーゲート・14として形成する。
この後、第1図(C)に示すように、マスク13として
用いたネガ型レジストを酸素(02)プラズマおよび有
機洗浄によって除去した後、ポジ型レジスト(例えばP
MMA)15を前記半導体基板10上に、絶縁膜で形成
され、たダミーゲート14が覆われるように1βmの厚
さに塗布形成する。次いで、前記ダミーゲート14を中
心に含み、かつダミーグ1へ14まで達するが、基板1
0までは達しない飛程をもつイオンビーム18で前記ポ
ジ型しジス1〜15を露光する。例えば、ポジ型レジス
ト15としてPMMAを用いれば、260 keV、 
S +  のイオンエネルギーとイオン種のとき0.8
1JInの飛程となる。こうすることにより、現像後に
は、第1図(d)に示すように、基板10まで達するこ
とのない聞ロバターン19が形成でき、かつダミーグー
1〜14の頭出しが可能でおる。
次いで、第1図(e)に示ゴようにダミーゲート14を
エツチングにより除去する。次いで、第1図([)に示
すように、電極金属16、例えばアルミニウム(Aβ)
を蒸着する。次いで、第1図((])に示すように、有
機洗浄おるいは酸素(02)プラズマによって前記ポジ
型しジス1へ15および該レジスト15上の不要電極金
属16を除去することによって断面T字型低抵抗電極1
7を得ることができる。
なあ、上記実施例で述べたイオン種とエネルギは一例で
あり、所定のレジメl〜厚において、ダミーゲートの頭
出しが可能な飛程をもつイオン種であれば、3iイオン
の他にBeイオンやAuイオン等でもよく、そのエネル
ギーはレジストの厚さに応じて100〜300 keV
の間で可変である。
また、電4ifi金属は他にチタン(T i ) 、白
金(Pt)、金(Au)35るいはこれらの組み合わせ
など、電極として用いることのできるものであればよい
[発明の効果] 以上説明したように、本発明の微細電極の形成法によれ
ば電極が形成される半導体基板の界面はレジストと接し
ていないので、電極長寸法を決める絶縁膜幅を小さくし
ても電極部における電気的特性の劣化や歩留まりの低下
を生じることがない。
また、電極長を決定する露光と張り出し爪を形成する露
光が別々に制御されるので、電極長が例えば0.251
JIn以下に短くなっても電極下部の寸法および上部張
り出し母を自由に制御でき、充分な低抵抗の電1〜形成
が可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例を工程順に示づ電(へ部の概
略断面図、第2図は従来例による微細電極の形成方法を
工程順に示す電極部の概略断面図である。 10、20・・・半導体基板   11・・・絶縁膜1
2・・・ネガ型レジスト   13・・・マスク14・
・・ダミーゲート15・・・ポジ型レジスト16・・・
電極金属 17・・・断面T′?−型低抵抗電極 18・・・イオンビーム    19・・・間ロバター
ン21・・・低感度ポジ型レジスト 22・・・高感度ポジ型しジメ(〜 23・・・電子線       24・・・蒸着金属2
5・・・電4へ

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板上に二酸化ケイ素絶縁膜を形成し、該
    絶縁膜をパターニングして電極下部に相当する所望寸法
    を残した絶縁膜パターンを形成する工程と、該絶縁膜パ
    ターン上にポジ型レジストを塗布形成する工程と、前記
    半導体基板には達しないが前記絶縁膜パターンには達す
    る飛程を有するエネルギーのイオンビームで、前記絶縁
    膜パターンを中心として電極の上部寸法に相当する所定
    の領域を露光・現像して前記絶縁膜パターンの頭出しを
    行う工程と、この頭出しされた絶縁膜パターンをウェッ
    トエッチングにより除去する工程と、電極金属を蒸着す
    る工程と、前記レジストおよび該レジスト上の不要金属
    を除去して断面T字型の金属パターンを形成する工程と
    を備えてなることを特徴とする微細電極の形成法。
JP124289A 1989-01-09 1989-01-09 微細電極の形成法 Pending JPH02181936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP124289A JPH02181936A (ja) 1989-01-09 1989-01-09 微細電極の形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP124289A JPH02181936A (ja) 1989-01-09 1989-01-09 微細電極の形成法

Publications (1)

Publication Number Publication Date
JPH02181936A true JPH02181936A (ja) 1990-07-16

Family

ID=11495990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP124289A Pending JPH02181936A (ja) 1989-01-09 1989-01-09 微細電極の形成法

Country Status (1)

Country Link
JP (1) JPH02181936A (ja)

Similar Documents

Publication Publication Date Title
US4645562A (en) Double layer photoresist technique for side-wall profile control in plasma etching processes
JP2550412B2 (ja) 電界効果トランジスタの製造方法
JPH02181936A (ja) 微細電極の形成法
JPH04348030A (ja) 傾斜エッチング法
JPS6222463B2 (ja)
JP2000098593A (ja) ステンシルマスク製造方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
JP2714026B2 (ja) 半導体装置用電極の形成方法
JPH01296624A (ja) 微細電極の形成法
JPH01138761A (ja) 微細電極の形成法
JPH0330337A (ja) 微細電極の形成方法
JPH0246738A (ja) 微細電極の形成法
JP3141855B2 (ja) 半導体装置の製造方法
JPH02172234A (ja) 微細電極の形成法
JPH03123036A (ja) 微細電極の形成法
JPH0845962A (ja) 半導体装置の製造方法
JPH04168730A (ja) 半導体装置の製造方法
JPS59103337A (ja) パタ−ン形成方法
JPH0521325A (ja) レジストパターンの形成方法
JPH02172235A (ja) 微細電極の形成法
JPH0821597B2 (ja) パターンの形成法
JPH05218212A (ja) 半導体装置の製造方法
JPH02105423A (ja) 電界効果型半導体装置の製造方法
JPS5843540A (ja) 半導体装置の配線形成方法
JPH02105424A (ja) 電界効果型半導体装置の製造方法