JPH021819A - ドツトマトリクス型液晶表示素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ラビング法によって配向処理を行うドツトマ
トリクス型液晶表示素子の製造方法に関する。

〔従来の技術〕

ドツトマトリクス型の液晶表示素子（以下、ＬＣＤと称
す）を製造する際には、まず、ガラス基板上に蒸着、ス
パッタ、デイツプ法等の手法を用いて、インジウムとス
ズの′混合酸化物であるＩＴＯを成膜し、この透明なＩ
ＴＯ膜をエツチングして、所定ピッチで互いに平行に延
びる複数条の電極パターンを形成する。次いで、かかる
電極基板の電極パターン上に誘電体薄膜からなる配向膜
を印刷形成し、この配向膜の表面を特定方向にラビング
する。しかる後、この電極基板と、同様に電極パターン
および配向膜を形成してラビング処理を施した別の電極
基板とを、互いの電極パターンが直交するように対向せ
しめ、シール材を介して両電極基板を貼り合わせる。そ
して、これをカッティングして空セルを多数個取りし、
この空セル内に液晶を封入してドツトマトリクス型ＬＣ
Ｄを完成する。

ところで、上述の如くに製造されるドツトマトリクス型
ＬＣＤの上下の電極基板には、例えば外形寸法が２５０
ｍｍｘ１８０ｍｍの範囲内に４００本あるいは６４０本
の細長い電極パターンが形成されているが、このような
微細パターンの隣接する電極パターンどうしは、ラビン
グ時の静電気により電位差を生じて放電を起こし、その
際の発熱で配向膜が部分的に破壊される虞れがあった。

そこで、特公昭５７−５６０４４号公報に開示されてい
るように、電極パターンの形成時に各電極パターンを短
絡する同電位パターンを形成しておき、ラビング配向処
理後、この同電位パターンを切り離して各電極パターン
を独立させるという方法が、提案されている。かかる従
来提案によれば、ガラス基板上に形成された複数条の電
極パターンが予め短絡されているので、ラビング時に静
電気が蓄積しても隣接する電極パターン間に放電が起こ
らず、よって配向膜破壊が防止できる。

〔発明が解決しようとする課題〕 ところで、ドツトマトリクス型ＬＣＤの電極パターンは
微細なので、ラビング処理前にパターンどうしの短絡や
断線を検査しておいたほうが、ラビング処理後あるいは
セル組立後に同様の検査を行うよりも効率的である。然
るに、上述した従来提案は、予め同電位パターンに短絡
されている電極パターンを形成するので、この同電位パ
ターンを切除するまでは電極パターンの良、不良を検査
することができず、そのため不良品についてもラビング
処理やセル組立を行うことになって歩留まりが悪かった
。

本発明はこのような事情に鑑みてなされたものであり、
その目的は、ラビング時の配向膜破壊が防止できるとと
もに歩留まりの向上が図れるドツトマトリクス型ＬＣＤ
の製造方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は、複数条の電極パ
ターンを形成し、そのパターン不良を検出するための検
査を行った後、各電極パターンの端部を短絡する同電位
パターンをＩＴＯの導電ペーストを用いて形成し、ラビ
ング処理を行って２枚の電極基板を貼り合わせた後に上
記同電位パターンを切り離すようにした。

〔作用〕

上記手段によれば、パターン不良を検査した後、良品に
ついてのみ同電位パターンの形成やラビング処理、セル
組立等を行えばよいので、歩留まりが大幅に向上する。

〔実施例〕

以下、本発明の実施例を図に基づいて説明する。

まず、第１図（Ａ）に示すように、ガラス基板１上に蒸
着、エツチング等の手法により複数条の細長い電極パタ
ーン２を形成する。これらの電極パターン２はＩＴＯか
らなるもので、セル１個分の電極パターン２は等間隔で
互いに平行に延びており、１枚のガラス基板１上にセル
複数個分の電極パターン２を一括して形成する。

次に、電極パターン２に大電流を流すなどして、パター
ン不良すなわちパターンどうしの短絡や断線を検査し、
この検査で良品と判断されたものに対し、第１図（Ｂ）
に示すように、各電極パターン２の端子部２ａどうしを
短絡する同電位パターン３を形成する。この同電位パタ
ーン３は膜厚が５００〜６００人のＩＴＯ膜であって、
その形成方法としては、下記第１表に示す組成の・導電
ペーストをスクリーン印刷等により塗布した後、これを
焼成する。

第１表 しかる後、第１図（Ｃ）に示すように、端子部２ａを除
いて電極パターン２上に誘電体膜薄からなる配向膜４を
形成する。この配向膜４の形成方法としては、オフセッ
ト印刷等によりインクを塗布した後、これを焼成する。

こうして一方の電極基板に配向膜４を形成したなら、こ
の配向膜４の表面を特定方向にラビングし、同様に図示
せぬ他方の電極基板の配向膜もラビング処理しておく。

なお、同電位パターン３は両方の電極基板に形成しであ
る。

さて、ラビング処理を施した２枚の電極基板は、互いの
電極パターンが直交するように対向せしめ、各セルの周
縁部に相当する位置に塗布しておいたシール材（図示せ
ず）を介して貼り合わせる。

こうして２枚の電極基板を一体化したなら、これをカッ
ティングして空セルを多数個取りし、このカッティング
時に両電極基板の同電位パターン３は第１図（Ｃ）の２
点鎖線に沿って切り離されるので、各電極パターン２は
電気的に独立する。

最後に、空セル内に液晶を封入し、ドツトマトリクス型
ＬＣＤを完成する。

このように、上記実施例にあっては、ラビング処理前に
各電極パターン２の端子部２ａが同電位パターン３で短
絡されているので、ラビング時に隣接する電極パターン
２間に放電が起こる虞れがなく、よって静電気に起因す
る配向膜破壊が防止されている。しかも、この同電位パ
ターン３は、電極パターン２を形成してそのパターン不
良を検査した後に形成するので、検査結果が不良と判定
されたものについては以後の工程、すなわら同電位パタ
ーンの形成やラビング処理、セル組立等を行う必要はな
く、よって歩留まりが大幅に向上する。

なお、上記実施例では同電位パターン３を形成した後に
配向膜４を形成しているが、電極パターン２上に配向膜
４を形成した後に同電位パターン３を形成しても良い。

また、同電位パターンを銀ペーストにより形成すること
も考えられるが、銀ペーストの膜厚は最低で６〜７μｍ
と比較的大きく、しかも膜表面に凹凸を生じて部分的に
７μｍ以上の膜厚になってしまうので、７μｍ程度の微
小なセルギャップが要求される近時のＬＣＤには不適で
ある。つまり、恨ペーストを用いて同電位パターンを形
成すると、２枚の電極基板を貼り合わせる前の段階で同
電位パターンを切除しておかねばならず、空セルの多数
個取りが不可能となる。換言するなら、ＩＴＯの導電ペ
ーストを用いて同電位パターンを形成することにより、
微小なセルギャップを確保しつつ多数個取りが行える。

〔発明の効果〕

以上説明したように、本発明によれば、電極パターンの
パターン不良を検査した後、良品についてのみ同電位パ
ターンの形成やラビング処理、セル組立等を行えばよい
ので、製品歩留まりが大幅に向上し、また、ラビング処
理前に同電位パターンを形成しておくので、ラビング時
の静電気に起因する配向膜破壊が防止でき、しかも、こ
の同電位パターンはＩＴＯの導電ペーストを用いて形成
するので、微小なセルギャップのドツトマトリクス型Ｌ
ＣＤの製造に好適である等、顕著な効果を奏する。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）は本発明の一実施例を説明するた
めのもので、同図（Ａ）は電極パターンを形成した状態
を示す工程図、同図（Ｂ）は同電位パターンを形成した
状態を示す工程図、同図（Ｃ）は配向膜を形成した状態
を示す工程図である。 ■・・・・・・ガラス基板、２・・・・・・電極パター
ン、２ａ・・・・・・端子部、３・・・・・・同電位パ
ターン、４・・・・・・配向膜。 代理人　　弁理士　　弐　顕次部

Claims (1)

【特許請求の範囲】
1. 平行に延びる複数条の電極パターンと、これらの電極パ
   ターンを被覆する配向膜とが形成されている２枚の電極
   基板を、上記配向膜にラビング処理を施した後、互いの
   電極パターンが直交するように対向せしめて貼り合わせ
   、その後、両電極基板の間に液晶を封入して製造される
   ドットマトリクス型液晶表示素子において、上記複数条
   の電極パターンを形成し、そのパターン不良を検出する
   ための検査を行つた後、各電極パターンの端部を短絡す
   る同電位パターンをＩＴＯの導電ペーストを用いて形成
   し、上記ラビング処理を行つて２枚の電極基板を貼り合
   わせた後に上記同電位パターンを切り離すことを特徴と
   するドットマトリクス型液晶表示素子の製造方法。