JPH02183600A - 端子接続部へのシール材の塗布方法 - Google Patents
端子接続部へのシール材の塗布方法Info
- Publication number
- JPH02183600A JPH02183600A JP1003150A JP315089A JPH02183600A JP H02183600 A JPH02183600 A JP H02183600A JP 1003150 A JP1003150 A JP 1003150A JP 315089 A JP315089 A JP 315089A JP H02183600 A JPH02183600 A JP H02183600A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- sealant
- sealing material
- layer
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、プリント基板の端子接続部において、その個
所を保護するためのシール材の塗布について、異なった
二種類のシール材を二層に塗布し端子接続部の保護材を
高める、端子接続部へのシール材の塗布方法に関するも
のである。
所を保護するためのシール材の塗布について、異なった
二種類のシール材を二層に塗布し端子接続部の保護材を
高める、端子接続部へのシール材の塗布方法に関するも
のである。
従来の技術
近年、端子接続部へのシール材の塗布は、電子機器に用
いられるプリント基板の高密度化、高集積化に伴なって
その接続法と共に大変重要視され、現在端子接続部へは
エポキシ系等の樹脂系のシール材が主に使用されこれら
は一層で単独で用いられる。
いられるプリント基板の高密度化、高集積化に伴なって
その接続法と共に大変重要視され、現在端子接続部へは
エポキシ系等の樹脂系のシール材が主に使用されこれら
は一層で単独で用いられる。
以下図面で参照しながら、上述した従来の端子接続部へ
のシール材の塗布方法の一例について説明する。
のシール材の塗布方法の一例について説明する。
第２図は従来の端子接続部へのシール材の塗布状態の断
面図を示すものである。第２図において、割部で、４は
端子である。５はレジストで、銅箔２による回路パター
ンを保護している。６はエポキシ系シール材で端子接続
部を保護している。
面図を示すものである。第２図において、割部で、４は
端子である。５はレジストで、銅箔２による回路パター
ンを保護している。６はエポキシ系シール材で端子接続
部を保護している。
以上のように構成された端子接続部へのシール材の塗布
方法について説明する。
方法について説明する。
まず、銅箔２によってパターン形成されたガラス−エポ
キシ基板１に端子４を接続する時は、その部分だけレジ
スト５が除かれた所に端子４を接続し、その接続部に樹
脂系のシール材６を塗布することで保護している。
キシ基板１に端子４を接続する時は、その部分だけレジ
スト５が除かれた所に端子４を接続し、その接続部に樹
脂系のシール材６を塗布することで保護している。
発明が解決しようとする課題
しかしながら上記のような構成では、一種類のシール材
の塗布なので耐水性や耐薬品性、また基板との密着材等
の中のど（一部の条件しか満たしていないという課題を
存していた。
の塗布なので耐水性や耐薬品性、また基板との密着材等
の中のど（一部の条件しか満たしていないという課題を
存していた。
本発明は上記課題に鑑み、プリント基板と端子との接続
部のシール材としての要求されるすべての条件を満たす
端子接続部へのシール材の塗布方法を提供するものであ
る。
部のシール材としての要求されるすべての条件を満たす
端子接続部へのシール材の塗布方法を提供するものであ
る。
課題を解決するための手段
上記課題を解決するために本発明の端子接続部へのシー
ル材の塗布方法は、これまでの一種類のシール材を一層
に塗布することから、異なった二種類のシール材を二層
に塗布するようにしたものである。
ル材の塗布方法は、これまでの一種類のシール材を一層
に塗布することから、異なった二種類のシール材を二層
に塗布するようにしたものである。
作用
本発明は上記した方法、構成によって、異なった特性を
持った二種類のシール材がそれぞれの短所を補う形でプ
リント基板と端子接続部のシール材に要求されるすべて
の条件を満たすこととなる。
持った二種類のシール材がそれぞれの短所を補う形でプ
リント基板と端子接続部のシール材に要求されるすべて
の条件を満たすこととなる。
実施例
以下、本発明の一実施例の端子接続部へのシール材の塗
布方法について、図面を参照しながら説明する。第１図
は本発明の一実施例における端子接続部へのシール材の
塗布状態の断面図を示すものである。
布方法について、図面を参照しながら説明する。第１図
は本発明の一実施例における端子接続部へのシール材の
塗布状態の断面図を示すものである。
第１図において、１はガラス−エポキシ基板である。２
は銅箔で、回路パターンが形成されている。３は導電性
接着剤で、４は端子である。５はレジストで、銅ｔａｉ
による回路パターンを保護している。６はエポキシ系シ
ール材で、端子接続部を保護している。７はエポキシ系
シール材６とは異なった種類のシリコン系のシール材で
同じく端子接続部を保護している。
は銅箔で、回路パターンが形成されている。３は導電性
接着剤で、４は端子である。５はレジストで、銅ｔａｉ
による回路パターンを保護している。６はエポキシ系シ
ール材で、端子接続部を保護している。７はエポキシ系
シール材６とは異なった種類のシリコン系のシール材で
同じく端子接続部を保護している。
以上のように構成された端子接続部へのシール材の塗布
方法について、以下説明する。
方法について、以下説明する。
まず第１図はシール材塗布部の断面を示すものであって
、端子４と銅箔２の接続部の保護に際して、−層目にエ
ポキシ系のシール材６を塗布し、そのあと−層目とは異
なった種類のシリコン系のシール材７を二層目として塗
布しである。
、端子４と銅箔２の接続部の保護に際して、−層目にエ
ポキシ系のシール材６を塗布し、そのあと−層目とは異
なった種類のシリコン系のシール材７を二層目として塗
布しである。
以上のように本実施例によれば、異なった種類の二つの
シール材６．７を使用することで、それぞれが、それぞ
れの短所を補う形で作用し、シール材として完全にプリ
ント基板１と端子４の接続部を保護することができる。
シール材６．７を使用することで、それぞれが、それぞ
れの短所を補う形で作用し、シール材として完全にプリ
ント基板１と端子４の接続部を保護することができる。
発明の効果
以上のように本発明によれば、プリント基板と端子の接
続部に異なった二種類のシール材によって二層構造のシ
ールを形成することにより、接続部を完全に保護するこ
とができる。
続部に異なった二種類のシール材によって二層構造のシ
ールを形成することにより、接続部を完全に保護するこ
とができる。
第１図は本発明の一実施例における端子接続部へのシー
ル材の塗布方法の完成工程を示す断面図、第２図は従来
の端子接続部へのシール材の塗布方法を説明するための
断面図である。 １・・・・・・ガラス−エポキシ基板、２・・・・・・
銅箔、３・・・・・・導電性接着剤、４・・・・・・端
子、５・・・・・・レジスト、６・・・・・・エポキシ
系シール材、７・・・・・・シリコン系シール材。
ル材の塗布方法の完成工程を示す断面図、第２図は従来
の端子接続部へのシール材の塗布方法を説明するための
断面図である。 １・・・・・・ガラス−エポキシ基板、２・・・・・・
銅箔、３・・・・・・導電性接着剤、４・・・・・・端
子、５・・・・・・レジスト、６・・・・・・エポキシ
系シール材、７・・・・・・シリコン系シール材。
Claims (1)
- プリント基板の銅箔に端子を接続する方法において、上
記銅箔と端子の接続部に保護材としてシール材を塗布し
、その硬化後にさらに異なった種類のシール材を塗布し
硬化させ、接続部のシール材を二層構造としたことを特
徴とする端子接続部へのシール材の塗布方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003150A JPH02183600A (ja) | 1989-01-10 | 1989-01-10 | 端子接続部へのシール材の塗布方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003150A JPH02183600A (ja) | 1989-01-10 | 1989-01-10 | 端子接続部へのシール材の塗布方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183600A true JPH02183600A (ja) | 1990-07-18 |
Family
ID=11549324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1003150A Pending JPH02183600A (ja) | 1989-01-10 | 1989-01-10 | 端子接続部へのシール材の塗布方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183600A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521784A (en) * | 1992-10-09 | 1996-05-28 | Berg Technology, Inc. | Cover layer in filter unit for connectors |
| KR100731730B1 (ko) * | 2004-10-18 | 2007-06-22 | 삼성에스디아이 주식회사 | 보호 부재를 가지는 커넥터 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218739A (ja) * | 1985-07-18 | 1987-01-27 | Sumitomo Electric Ind Ltd | 混成集積回路 |
-
1989
- 1989-01-10 JP JP1003150A patent/JPH02183600A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218739A (ja) * | 1985-07-18 | 1987-01-27 | Sumitomo Electric Ind Ltd | 混成集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521784A (en) * | 1992-10-09 | 1996-05-28 | Berg Technology, Inc. | Cover layer in filter unit for connectors |
| KR100731730B1 (ko) * | 2004-10-18 | 2007-06-22 | 삼성에스디아이 주식회사 | 보호 부재를 가지는 커넥터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005419B1 (ko) | 인쇄 회로 기판 및 그 제조방법 | |
| KR20010071409A (ko) | 경식/연식 인쇄회로기판 및 그 제조 방법 | |
| KR20060037698A (ko) | 리지드-플렉서블 기판의 제조 방법 | |
| KR19990072084A (ko) | 인쇄 회로 기판 제조용 솔더 마스크 | |
| JPH0217948B2 (ja) | ||
| JPH02183600A (ja) | 端子接続部へのシール材の塗布方法 | |
| JPH1093228A (ja) | プリント回路基板およびその製造方法 | |
| US6423470B1 (en) | Printed circuit substrate with controlled placement covercoat layer | |
| JPH06112633A (ja) | 回路用基板 | |
| JP2535991B2 (ja) | 回路基板のコ―ティング方法 | |
| TWI538114B (zh) | 嵌埋有被動式電子元件之封裝結構及其製作方法 | |
| JPH08181430A (ja) | 基板の接着方法および電子回路 | |
| JPH0373593A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPS6410117B2 (ja) | ||
| CN107835564A (zh) | 一种柔性电路板及其制作方法、电子设备 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| JP3378297B2 (ja) | プリント配線板の製造方法 | |
| JPH0279023A (ja) | 液晶表示装置 | |
| JPH038390A (ja) | 電子部品搭載用基板の製造方法 | |
| JPH0382095A (ja) | 半導体ｉｃの接続方法 | |
| KR970018448A (ko) | 반도체 패키지의 제조방법 | |
| JPS63287090A (ja) | 印刷回路板 | |
| JPS62256494A (ja) | 印刷配線板 | |
| JPH02302054A (ja) | Ｉｃチップの接続構造 | |
| JPS6310599B2 (ja) |